Цитата(DmitryR @ Sep 30 2008, 13:29)

Это так было давно, с тех пор слой оксида стал очень тонок и течет через него в статике прилично. Стоило посмотреть даташиты на FPGA, прежде чем так писать: FPGA имеют к тому же довольно большую площадь кристалла, и некоторые из них в статике кушают амперы.
На какие FPGA? У всех микросхем всех производителей потребление в статике уменьшается. Не надо забывать, что очень выросла степень интеграции - количество транзисторов - а следовательно и суммарный ток утечки. Вот только если бы все было так однозначно, то какой-нибудь Virtex5 должен был бы кушать в статике немерено и вряд ли бы кто-то стал его использовать. Да, пленочки становяться тоньше, но ток утечки определяется не только толщиной, но и качеством изготовления. Почитай книжечки по изготовлению полевых транзисторов. тогда поймешь из чего складывается ток утечки. Количество нанометров не самый главный параметр.
Цитата(DmitryR @ Sep 30 2008, 13:29)

Это так было давно, с тех пор слой оксида стал очень тонок и течет через него в статике прилично. Стоило посмотреть даташиты на FPGA, прежде чем так писать: FPGA имеют к тому же довольно большую площадь кристалла, и некоторые из них в статике кушают амперы.
Это какая же ПЛИС кушает в статике амперы? И сколько же тогда она жрет в динамике?
А вот тебе пример по FLASH ПЛИС Актел
Actel APA1000 технология 0,22 мкм, потребление в статике 19мВт
Actel A3P1000 технология 0,13 мкм, потребление в статике 12мВт
У Xilinx и Altera будет побольше , т.к. они выполнены по ОЗУ технологии, но не ватты!