реклама на сайте
подробности

 
 
> Как отключить комбинационную схему?
Nick Kovalyov
сообщение Sep 20 2008, 14:18
Сообщение #1


Участник
*

Группа: Новичок
Сообщений: 39
Регистрация: 5-12-05
Пользователь №: 11 832



Допустим, не обязательно в ПЛИС, имеется комбинационная схема, реализующая, например, некоторую булеву функцию. Необходимо в некоторые моменты (когда она ненужна) максимально снизить ее энергопотребление, "отключить" (не снимая питания ес-но). Пусть с помощью спецсигнала нужно управлять "включением" ее в работу. Что необходимо подать на ее входы для минимизации энергопотребления? Что даст (теоретически) установка на каждом ее входе элемента с 3-стабильным состянием, который в нужные моменты не будет пропускать входные сигналы?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
FAE_SKV
сообщение Sep 30 2008, 06:15
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 71
Регистрация: 14-11-07
Пользователь №: 32 325



Цитата(Nick Kovalyov @ Sep 20 2008, 18:18) *
Допустим, не обязательно в ПЛИС, имеется комбинационная схема, реализующая, например, некоторую булеву функцию. Необходимо в некоторые моменты (когда она ненужна) максимально снизить ее энергопотребление, "отключить" (не снимая питания ес-но). Пусть с помощью спецсигнала нужно управлять "включением" ее в работу. Что необходимо подать на ее входы для минимизации энергопотребления? Что даст (теоретически) установка на каждом ее входе элемента с 3-стабильным состянием, который в нужные моменты не будет пропускать входные сигналы?


У Актела есть семейство ПЛИС IGLOO, разработанное специально для портативной техники. У них есть режим Flash*Freeze при котором микросхема просто останавливается и практически ничего не потребляет (от 4 мкВт), но при этом сохраняется полностью состояние логической матрицы, памяти, регистров. После выхода из режима просто продолжаем работу с места остановки.

Цитата(Nick Kovalyov @ Sep 20 2008, 18:18) *
Допустим, не обязательно в ПЛИС, имеется комбинационная схема, реализующая, например, некоторую булеву функцию. Необходимо в некоторые моменты (когда она ненужна) максимально снизить ее энергопотребление, "отключить" (не снимая питания ес-но). Пусть с помощью спецсигнала нужно управлять "включением" ее в работу. Что необходимо подать на ее входы для минимизации энергопотребления? Что даст (теоретически) установка на каждом ее входе элемента с 3-стабильным состянием, который в нужные моменты не будет пропускать входные сигналы?


У КМОП микросхем статическое потребление очень маленькое. Основное потребление в динамике при переключении схемы. Чем выше скорость переключения транзисторов внутри микросхемы, тем выше потребление. По выходу схемы потребление определяется нагрузкой. Отсюда делай выводы.
Go to the top of the page
 
+Quote Post
DmitryR
сообщение Sep 30 2008, 09:29
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770



Цитата(FAE_SKV @ Sep 30 2008, 10:15) *
У КМОП микросхем статическое потребление очень маленькое. Основное потребление в динамике при переключении схемы.

Это так было давно, с тех пор слой оксида стал очень тонок и течет через него в статике прилично. Стоило посмотреть даташиты на FPGA, прежде чем так писать: FPGA имеют к тому же довольно большую площадь кристалла, и некоторые из них в статике кушают амперы.
Go to the top of the page
 
+Quote Post
FAE_SKV
сообщение Oct 1 2008, 06:51
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 71
Регистрация: 14-11-07
Пользователь №: 32 325



Цитата(DmitryR @ Sep 30 2008, 13:29) *
Это так было давно, с тех пор слой оксида стал очень тонок и течет через него в статике прилично. Стоило посмотреть даташиты на FPGA, прежде чем так писать: FPGA имеют к тому же довольно большую площадь кристалла, и некоторые из них в статике кушают амперы.


На какие FPGA? У всех микросхем всех производителей потребление в статике уменьшается. Не надо забывать, что очень выросла степень интеграции - количество транзисторов - а следовательно и суммарный ток утечки. Вот только если бы все было так однозначно, то какой-нибудь Virtex5 должен был бы кушать в статике немерено и вряд ли бы кто-то стал его использовать. Да, пленочки становяться тоньше, но ток утечки определяется не только толщиной, но и качеством изготовления. Почитай книжечки по изготовлению полевых транзисторов. тогда поймешь из чего складывается ток утечки. Количество нанометров не самый главный параметр.

Цитата(DmitryR @ Sep 30 2008, 13:29) *
Это так было давно, с тех пор слой оксида стал очень тонок и течет через него в статике прилично. Стоило посмотреть даташиты на FPGA, прежде чем так писать: FPGA имеют к тому же довольно большую площадь кристалла, и некоторые из них в статике кушают амперы.

Это какая же ПЛИС кушает в статике амперы? И сколько же тогда она жрет в динамике?

А вот тебе пример по FLASH ПЛИС Актел
Actel APA1000 технология 0,22 мкм, потребление в статике 19мВт
Actel A3P1000 технология 0,13 мкм, потребление в статике 12мВт

У Xilinx и Altera будет побольше , т.к. они выполнены по ОЗУ технологии, но не ватты!
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 28th July 2025 - 06:23
Рейтинг@Mail.ru


Страница сгенерированна за 0.01359 секунд с 7
ELECTRONIX ©2004-2016