Купить всегда проще. Но при большом тираже покупать невыгодно.
Межкристальное взаимодействие закладывается "до кучи", основные потоки все равно между компьютером и отдельными FPGA.
>Тогда вы, во-первых, огребете дополнительных проблем с signal integrity, а во-вторых обречете заказчика пользоваться этими последовательными интерфейсами, чему он не факт что обрадуется, так как они часто на порядок сложнее параллельных
Проблемы огребет отдел, который занимается трассировкой, а не я
Фирма сама упорно выбирает самые сложные решения. Если сделать обертку для сложных интерфейсов, программист может в нее не лезть. Но это вообще мысль хорошая. Я сам не люблю платы со "странными" или кривыми интерфейсами.
А почему меньший размер корпуса не упростит трассировку? Ток будет меньше, слоев меньше, всего меньше. Проще должна быть. Слоев 10-14.
Мне делали плату с 2 шт TigerSharc и FPGA, там параллельная шина 100 сигналов, и ничего. Здесь лишь в 2-4 раза сложнее. Хотя мне все равно - клиент выбирает - клиент платит. Просто собираю информацию от экспертов об основных факторах риска.
плата с Virtex5 - сколько времени делать хоть примерно?
Oct 4 2008, 19:24
