реклама на сайте
подробности

 
 
> JTAG тестирование Virtex4
tolik1
сообщение Oct 8 2008, 14:34
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 199
Регистрация: 2-03-05
Из: МОСКВА
Пользователь №: 3 016



Есть ли у кого нибудь опыт JTAG тестирования плат с установленным кристалом(и) Virtex4
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
per_aspera_ad_as...
сообщение Oct 9 2008, 11:28
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 27
Регистрация: 26-01-08
Из: Гусь-Хрустальный - Владимир
Пользователь №: 34 452



На выставке (какой не помню) был красивый стенд фирмы Jtag-Technologies (http://www.jtag-technologies.ru) их продукты позволяют делать переферийное сканирование, в принципе как они обьясняли в этом вся фишка и есть их продукции + быстрые модули ввода-вывода ихнего-же производства. Мы рассматривали данную технологию в качестве альтернативы летающим щупам, но остановились почему-то именно последнем варианте :-)


--------------------
За беспокойство не беспокойтесь.
Go to the top of the page
 
+Quote Post
tolik1
сообщение Oct 10 2008, 05:18
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 199
Регистрация: 2-03-05
Из: МОСКВА
Пользователь №: 3 016



Цитата(per_aspera_ad_astra @ Oct 9 2008, 15:28) *
На выставке (какой не помню) был красивый стенд фирмы Jtag-Technologies (http://www.jtag-technologies.ru) их продукты позволяют делать переферийное сканирование, в принципе как они обьясняли в этом вся фишка и есть их продукции + быстрые модули ввода-вывода ихнего-же производства. Мы рассматривали данную технологию в качестве альтернативы летающим щупам, но остановились почему-то именно последнем варианте :-)

Речь идет о тестировании (прозвонке) платы с установленной ПЛИС. Вопрс следующий:
Для работы тестового оборудования надо использовать пины PROG_B_0 и PWRDWN_B_0 . Про пин PWRDWN_B_0 вообще написано
Active Low power-down pin (unsupported). Driving this pin Low can
adversely affect device operation and configuration. PWRDWN_B is internally
pulled High, which is its default state. It does not require an external pull-up.
Do not connect this pin—leave floating. (UG075.pdf)
Не повредит ли это микросхеме? И какя должна быть схема включения этих пинов.?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2025 - 12:46
Рейтинг@Mail.ru


Страница сгенерированна за 0.0138 секунд с 7
ELECTRONIX ©2004-2016