Трудоёмкость реализации алгоритма на ПЛИС, в сравнении с программированием МК Опции

[CaPpuCcino]

понимаю, что вопрос достаточно провокационный, но нужно для презентации перед ни-в-зуб-ногой-в-ПЛИС людьми, а цифры с потолка брать не охота. может кто-нибудь знает подобные публикации, где бы сравнивалась трудоёмкость реализации алгоритма (проектирование системы на кристалле ПЛИС) в программируемой логике с реализацией алгоритма на стандартных архитектурах (микропроцессорах/контроллерах). полагаю что кто-нибудь пытался из академических интересов оценить этот параметр.
ЗЫ: если не знаете источники, попробуйте сделать свою оценку "на глаз"
благодарствую

[Mad_max]

des00 правильно говорит, все зависит от решаемой задачи.
Например, реализовать сложную логику управления (конечный автомат) на МК или процессорах (тобишь на Си или асме) куда сложней, чем на фпга.
А вообще плис+мк/проц идеальная связка. У первых простота реализации алгоритм управления(вычисления), а вторые имеют широкий набор периферии (АЦП, ШИМ, ДМА, инерфейсы и прочее) .

[blackfin]

Например, реализовать сложную логику управления (конечный автомат) на МК или процессорах (тобишь на Си или асме) куда сложней, чем на фпга.

Ага.. Безумно сложно:

Код

enum states {state_a,state_b,state_c};
enum events {event_a,event_b,event_c};

states state = state_a;
events event = event_a;
...
switch (state) {
case state_a:
    if (event == event_b) state = state_b;
    else if (event == event_c) state = state_c;
    break;
case state_b:
    if (event == event_c) state = state_c;
    else if (event == event_a) state = state_a;
    break;
case state_c:
    if (event == event_a) state = state_a;
    else if (event == event_b) state = state_b;
    break;
}

[Mad_max]

Ага.. Безумно сложно:

blackfin сложную логику!
Например, инициализация памяти, управление фотоприёмной матрицей, да что угодно, где есть жёстко заданная времянка!

Сообщение отредактировал Mad_max - Oct 10 2008, 12:03

[blackfin]

blackfin сложную логику!

Так, а "сложную логику" и для FPGA будет сложно описать. Причем, уровень сложности будет одинаковый и для Си и для VHDL/Verilog и пр..

Например, инициализация памяти, управление фотоприёмной матрицей, да что угодно, где есть жёстко заданная времянка!

Только не надо ползать взад-вперед.
Вначале Вы речь вели о сложности реализации на Си, а теперь напираете на временные ограничения..

[Mad_max]

Так, а "сложную логику" и для FPGA будет сложно описать. Причем, уровень сложности будет одинаковый и для Си и для VHDL/Verilog и пр..

Ну а зачем тогда блок диаграммы?
На Vhdl/Verilog писать такое конечно будет не проще чем на Си, тут никто и не спорит.