Выравнивание длины проводников в шине, вернумся к этому вопросу, который не очень понятен... Опции

[torik]

Где-то тут мне уже отвечали на этот вопрос, но я что-то ничего не понял (там как-то width было привязано ко всему этому....)

Вот провел шину от SDRAM к ПЛИС, пока получилось как на рисунке:


Тут коричнивенькой линией, она сразу заметна, т.к. самая длинная, проведен clock для памяти. Все разведено в трех слоях. Что нужно сделать для выравнивания длин, скажем, по длине клока?

Эскизы прикрепленных изображений

 

[torik]

Там правило есть, которое описават параметры петель, его над на писать. На вскидку не помню где находится.

Вобщем раде 10 не стоит руками быстрей, ради освоения оно конечно тогда так

1) Освоить хочу.
2) Ежели делать вручную - как оперативно померять длину проводника (можно конечно через туже Length Tune). И далее изменять - просто редактированием и ручным добавлением петелек? У меня там, кстати, всего около 50-и проводников, не десять

3) Тут поигрался SHIFT+PROBEL и... мне больше понравилась разводка скругленными углами . Почему обычно делают углами, а не скругленную, подводные камни?


Еще, допуск длин (как мне подсказывают тут же) clk/adr порядка 100мм, а у меня укладывается в диапазон 25-50 мм...