Вопрос по возможностям EDK XilinxPlatformStudio. Опции

[Oops]

Здраствуйте.

Подскажите, можо ли свое IP ядро подключить в Xilinx Platfor Studio.
Там только список стандартных IP ядер есть, а если я свое написал его можно как нибудь добавить, подключить?

[Oops]

Здраствуйте.
Нужна помощь.

Подключаю свое IP ядро в EDK. Следую примеру приведенному в документе EDK_92_PPC_Tutorial.
Не совсем понятно что надо сделать в пункте на стр. 30:

"The hierarchy has changed now that the EDK system is instantiated inside the system_stub module so the PPC reset pins are no longer available in the top level module. Add a */ in front of signals ppc_reset_bus_Chip_Reset_Req, ppc_reset_bus_Core_Reset_Req, ppc_reset_bus_System_Reset_Req,
so the tools will ‘ wildcard’ the hierarchy preceding the PPC reset pins.
Save and close the UCF"

Я так понял что нада в верхнем месте system_stub модуля добавить reset пины, описаные в UCF файле. А как это сделать, всмысле как объявить, какой синтаксис... Почему-то не показали кусочек, как это должно выглядеть.
Без этого пункта при генерации и синтезе вылазит такая ошибка:

ERROR:ConstraintSystem:59 - Constraint <NET "ppc_reset_bus_Chip_Reset_Req"
ERROR:ConstraintSystem:59 - Constraint <NET "ppc_reset_bus_Core_Reset_Req"
ERROR:ConstraintSystem:59 - Constraint <NET "ppc_reset_bus_System_Reset_Req"

Подскажите пожалуста?

Сообщение отредактировал Oops - Oct 17 2008, 09:39

Прикрепленные файлы

 EDK92_PPC_tutorial.pdf ( 587.76 килобайт ) Кол-во скачиваний: 75