Вот трассировку делаю на свою схему, где к Altera Cyclone II - FBGA-484 подключена SDRAM. Не помню где вычитал, да и во всех схемах демоплат от альтеры замечено: для подключения сигналов SDRAM используются выводы банков 7 и 8 или 1 и 2, ну попарно вобщем.
А вот при трассировке, ясно, удобно выводить заподряд. Можно ли дл я SDRAM не обращать внимания на банки? Какие это вызовет сложности? Планируемые частоты - порядка 100 МГц...
А вот при трассировке, ясно, удобно выводить заподряд. Можно ли для SDRAM не обращать внимания на банки? Какие это вызовет сложности? Планируемые частоты - порядка 100 МГц...
Для обычной SDRAM (SDR) расположение сигналов в разных банках некритично (если напряжение питания банков одинаковое), а вот вывод тактовой частоты на память лучше сделать через специальный пин PLL_OUT
Распределение выводов ПЛИС для подключения к SDRAM, можно ли сразу на три банка раскидать?
Oct 17 2008, 11:02
