Не могу понять, могут ли логические элементы (т.е. таблицы соответствия - LUT) в fpga altera работать в качестве блоков ОЗУ, например, 4-входовый LUT работать как ОЗУ 16х1? Перерыл handbook - ничего не нашел, то ли плохо искал, то ли действительно нельзя?
32*8 =256.. Что-то очень смахивает на реализацию 1 лут - 1 бит.... А на сколько я понимаю вопрос был в задействовании внутренностей лута как ячейки памяти.
Да, потому что вы выбрали LCs, и память будет реализована на триггерах. Если же вы, как я уже чуть выше писал, выберете M512 - то все станет гораздо лучше.
Распределенное ОЗУ, Есть ли оно в FPGA Altera? )))
Oct 20 2008, 12:57
