Распределенное ОЗУ, Есть ли оно в FPGA Altera? ))) Опции

[waks]

Не могу понять, могут ли логические элементы (т.е. таблицы соответствия - LUT) в fpga altera работать в качестве блоков ОЗУ, например, 4-входовый LUT работать как ОЗУ 16х1? Перерыл handbook - ничего не нашел, то ли плохо искал, то ли действительно нельзя?

[slog]

Предлагаю поставить этому топику 5 баллов. За лаконичность.
И учинить тут Holy War на тему Altera vs Xilinx.
(шутка)

[DmitryR]

Лаконичности не выйдет, а для холивара подкину основание - в Стратиксах есть распределенная память, в первых и вторых называется M512, в третьих - MLAB. Занимает 10 штук того, чем там называют LUT.

[des00]

Лаконичности не выйдет, а для холивара подкину основание - в Стратиксах есть распределенная память, в первых и вторых называется M512, в третьих - MLAB. Занимает 10 штук того, чем там называют LUT.

Про MLAB согласен

new derivative called Memory LAB (MLAB), which adds look-up table (LUT)-based SRAM capability to the LAB as

но почему вы называете блочную память M512 распределенной не понятно.

M512 RAM blocks are simple dual-port memory blocks with 512 bits plus parity (576 bits). These blocks provide dedicated simple dual-port or single-port memory up to 18-bits wide at up to 500 MHz. M512 blocks are
grouped into columns across the device in between certain LABs

[DmitryR]

Про MLAB согласен
но почему вы называете блочную память M512 распределенной не понятно.

Потому что это по смыслу то же самое, что MLAB: много мелкой памяти. Если говорить строго - то да, это не то же самое, что MLAB. Хотя это уже неважно, вряд ли кто сейчас станет применять первые Стратиксы.