LPC2368 + D9161A (RMII) - не передает пакеты в сетку, ARP пакеты принимает, передает назад в PHY - компьютер не ловит! Опции

[lebiga]

Сделал платку на LPC2368 и D9161A. Пробовал два стека - uIP и Nichelite. Линк есть, ARP пакеты принимает, передает назад в PHY - и ничего - компьютер не ловит! Может ошибся в подключении (не работал с D9161A в RMII режиме) - помогите! Сброс и PWRDOWN заведены на ноги, там все нормально. Инициализация портов правильная, проверял много раз.
Включал две платы уже, та же история...
Подключение
LPC2368_______________D9161A
P1.0(ENET_TXD0)_______TXD0(20)
P1.1(ENET_TXD1)_______TXD1(19)
P1.4(ENET_TX_EN)______TXEN(21)
P1.8(ENET_CRS)________RXDV(37) - вот это вызыват вопросы! Смотрел datasheet и AS9200.
P1.9(ENET_RXD0)_______RXD0(29)
P1.10(ENET_RXD1)______RXD1(28)
P1.14(ENET_RX_ER)_____RXER(38)
P1.15(ENET_REF_CLK)___XT2(42)=50МГц
P1.16(ENET_MDC)_______MDC(24)
P1.17(ENET_MDIO)______MDIO(25)
______________________RXEN(31)=1
______________________COL/RMII(36)=1

[VslavX]

Посмотрел "модный" KSZ8041 и "зрелый" KS8721. У них Tsu - те же самые 4нс, от DM9161 никак не отличаются, так что не факт что на моей плате KSxxx заработают. Поиграюсь еще немного с трассировкой.
А вообще NXP - "маладцы" - никакой информации в даташите насчет времянок RMII нет - на Tsu, ни Th, ни Tod. Намерянное мной Tod для LPC2378 - 12-14нс - вывод по RMII "впритык" получается, если где хоть малейший косячок - имеем проблему.
До этого еще ковырялся с MDIO/MDC - там тоже времянки у LPC "сказочные" - в фазе вывода обеспечивает для PHY минимальнейшие Tsu порядка 10нс - короче LPC все время "по лезвию бритвы ходит".
Еще при обмене по MDIO/MDC в MIND периодически вылазит бит "MII link fail" при чтении регистра 1 от PHY. Причем все остальные регистры работают без проблем. И из "фатального" регистра 1 данные нормально и правильно, но вот бит сбоя вылазит. Записал осциллографом нормальный цикл обмена и цикл с установленным битом сбоя - никаких отличий нет. Написал в NXP насчет разъяснения значения бита - третью неделю "морозятся". Пришлось на этот бит ошибки пока забить - также сделано и в коде Keil/Micrium/Niche. Еще MDIO/MDC не обнаруживает отсутствие стартового бита в ответе - на SAM7 было удобно автоматически сканировать шину MDIO по адресам, теперь приходится полагаться только на читаемый ID.
Далее - JTAG у LPC23xx достаточно нестабильный. Я пользую терминальную отладку по DCC много лет - S3C44, S3C2410, IXP42x, PXA3xx, SAM7xx, BGB203 - все работают замечательно на том же софте и тех же адаптерах, а вот у 23-го при простом мониторинге DCC иногда вылазит какая-то хрень. Причем проблема явно аппаратная - если плату не трогать - тесты сутками крутятся, но стоит ее потрогать руками - тут же слетает. И подтяжки все на входах JTAG есть, и частоты входные не очень большие, и трассировка класса "не первый год замужем", а вот периодически слетает и все. Причем, сам процессор работает нормально и не сбрасывается, программа продолжает работать, слетает именно сам ICE/DCC - переинициализируешь по JTAG - все продолжается, программа сбоя даже не замечает. При отладке эзернета еще чудная вещь вылезла - при таком сбое по JTAG напрочь отваливается EMAC RAM. Все регистры EMAC-а доступны, все работает, а вот 16K памяти EMAC - просто нет. PCONP тут не причем - не помогает даже сброс-установка 30-го бита в PCONP, также не помогает сброс WDT - только "честный" аппаратный сброс через внешний вход. Классный такой баг - в сетевом стеке начинают разнобразные ассерты сыпаться - просто волосы дыбом встают, почти два дня на эту ерунду убил - мысль об отказе памяти даже в голову прийти не могла.

[zltigo]

просто волосы дыбом встают....

Лично у меня волосы дыбом встают от описаной картины . Даже ума не приложу, что надо было сотворить c бедным контроллером для тактого. Из всего перечисленного, действительно, с временными параметрами у NXP в подавляющем большинстве случаеев в документации просто никак . Приходится заниматься лабораторными работами на отладочных платах.

Посмотрел "модный" KSZ8041 и "зрелый" KS8721. У них Tsu - те же самые 4нс, от DM9161 никак не отличаются....

Естественно не отличаются и проблема не в PHY или LPC.

[VslavX]

Лично у меня волосы дыбом встают от описаной картины . Даже ума не приложу, что надо было сотворить c бедным контроллером для тактого.

Да JTAG - вообще вещь темная - полно всяких недокументированных регистров - у каждого производителя свой набор внутренних "примочек". Я с этим сбоем пытался разобраться - в принципе, мой монитор просто непрерывно читает регистр 4 ICE (Debug Comms Control Register), когда флажок готовности DCC появляется - считываются собственно принятые данные . Цикл чтения регистров ICE не особо сложный, но там есть фаза вывода адреса и типа операции. И что-то по цепям (если трогать плату рукой) "проскакивает" и цикл чтения ICE заканчивается не совсем так как положено. Состояние TAP-контроллера при этом вроде адекватное - все документированное нормально доступно без сброса TAP-а. Работа JTAG полностью восстанавливается перезаписью IR и регистра номера цепочки. Такое иногда у меня бывает на разных процесорах, но почему у LPC при этом отпадает EMAC RAM - хз. Наверное, чтобы дать мне повод поворчать .
Если от аппаратных "помех" полностью избавляться - то, имхо, нужен JTAG с гальваноразвязкой, наверное они бывают, но я таких не видел, сам спокойно пользую обычный альтеровский байт-бластер. Баг "с отвалом" бывает не особо часто (особенно если руками не лезть куда не надо ) , при отладке вполне терпимо, так особо напрягаться с разработкой спец.адаптера смысла не вижу пока.

Из всего перечисленного, действительно, с временными параметрами у NXP в подавляющем большинстве случаеев в документации просто никак . Приходится заниматься лабораторными работами на отладочных платах.

Ну вот я тоже позанимался - вижу опережение данных перед тактовой на 6нс - не работает. Просмотрел буквально всю смысловую часть пакета (паддинг там однородный - смотреть все данные нечего - они не меняются) на TXD0/TXD1/TXEN - везде есть четко минимум 5.8нс, то есть ни помех и ничего такого подозрительного - а пакет "не прошел". На 100% в трассировке, конечно, уверенным быть нельзя - буду еще играться, но она сделана вполне добротно (даже не мной, а проинструктированным коллегой - в две головы думали ) - не в первый раз сотня/полусотня МГц на двухслойке подымается.

Естественно не отличаются и проблема не в PHY или LPC.

Не знаю, имхо, LPC тоже "хорош" - иметь Tpd 12-14нс на 50МГц интерфейсе - не камильфо, приходится из-за этого ерундой страдать. Напишу-ка я еще пару "злобных" писем в NXP - попробую недостающие цифры с них сторбить.

[zltigo]

..иметь Tpd 12-14нс на..

Вопрос в том, чем все это смотрели? Осциллограф гигагерцовый, щупы активные....? В противном случае видимое имеет сильные отличия от реальности.

..спокойно пользую обычный альтеровский байт-бластер.

Это следует понимать, как нечто самодельное функционально совместимое с LPTшным байтбластером?
Подключенное в лучшем случае 10pin шлейфом в 20pin стандартный ARM JTAG? Или экономия еще больше - в стиле http://electronix.ru/forum/index.php?showtopic=54883&hl= ?