реклама на сайте
подробности

 
 
> Top-level FPGA, HDL vs графика
slog
сообщение Nov 17 2008, 10:12
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 961
Регистрация: 28-11-05
Пользователь №: 11 489



Кто как делает самый верхний уровень FPGA проекта? Тот, где все блоки соединяются в общую схему и подключаются к пинам FPGA. Если проект не маленький, додпустим несколько сот выводов у чипа и внутри разных блоков штук 20. Рисовать дольше, но зато нагляднее структура проекта. HDL проще писать, но в больших файлах "чёрт ногу сломит", и не сразу понятно что с чем и как соединяется. Вообщем кто что предпочитает и почему?


--------------------
В действительности всё не так, как на самом деле.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
slog
сообщение Nov 18 2008, 05:23
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 961
Регистрация: 28-11-05
Пользователь №: 11 489



Вообщем понятно, как всегда единого мнения нет. wink.gif
Я просто взял да попробовал нарисовать. Из плюсов рисованной схемы - наглядность. Если не доводить это до маразма. Т.е. хорошо, если вся блок-схема помещается на максимум 2-3 "листах". Если листов больше, то тоже ничего хорошего из такой схемы. Из минусов - рисовать сложнее чем писать, особенно редактировать при изменении структуры блоков. Несколько компенсируется тем, что в результате образуется готовая документация. Да и графический редактор в квартусе мне не кажется особо удобным, наверно потому что очень долго уже рисую в оркаде. В нем конечно тоже наверно можно нарисовать top-level, и будет красивее, но привлекать для этого отдельный инструмент по моему не целессобразно, и вообще, что это за бардак получится если каждый будет рисовать где захочет.
Вообщем как и в любом деле - все определяют границы здравого смысла. Схема на 10 листах хуже чем HDL файл. Но и HDL на 3000 строк тоже не подарок. В top-level не должно быть слишком много мелких блоков, и тогда нет особой разницы как делать. Но постороннему человеку по моему в графике проще разобраться.


--------------------
В действительности всё не так, как на самом деле.
Go to the top of the page
 
+Quote Post
Maverick
сообщение Nov 18 2008, 06:35
Сообщение #3


я только учусь...
******

Группа: Модераторы
Сообщений: 3 447
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839



Цитата(slog @ Nov 18 2008, 09:23) *
Вообщем понятно, как всегда единого мнения нет. wink.gif
Я просто взял да попробовал нарисовать. Из плюсов рисованной схемы - наглядность. Если не доводить это до маразма. Т.е. хорошо, если вся блок-схема помещается на максимум 2-3 "листах". Если листов больше, то тоже ничего хорошего из такой схемы. Из минусов - рисовать сложнее чем писать, особенно редактировать при изменении структуры блоков. Несколько компенсируется тем, что в результате образуется готовая документация. Да и графический редактор в квартусе мне не кажется особо удобным, наверно потому что очень долго уже рисую в оркаде. В нем конечно тоже наверно можно нарисовать top-level, и будет красивее, но привлекать для этого отдельный инструмент по моему не целессобразно, и вообще, что это за бардак получится если каждый будет рисовать где захочет.
Вообщем как и в любом деле - все определяют границы здравого смысла. Схема на 10 листах хуже чем HDL файл. Но и HDL на 3000 строк тоже не подарок. В top-level не должно быть слишком много мелких блоков, и тогда нет особой разницы как делать. Но постороннему человеку по моему в графике проще разобраться.


Согласен

beer.gif beer.gif beer.gif


--------------------
If it doesn't work in simulation, it won't work on the board.

"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th August 2025 - 19:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.01366 секунд с 7
ELECTRONIX ©2004-2016