реклама на сайте
подробности

 
 
> Эффективность реализации System Verilog, ex Интересно получается.
Iptash
сообщение Dec 5 2008, 15:01
Сообщение #1


Профессионал
*****

Группа: Свой
Сообщений: 1 613
Регистрация: 2-09-08
Из: г.Набережные Челны
Пользователь №: 39 936



Начал осваивать System Verilog. До сих пор делал проекты на схемном уровне. Вот попробывал
переделать свой старый не большой проект на SV и в итоге получил рабочую схему которую
проверил во встроенном симуляторе квартуса и все работает в соответствии с задуманным. Есть
только отличия. Компилированный код который был сделан в схеме, занимал 99% ресурсов
чипа, а сделанный в SV занимает 69%, это на 30% меньше! Надо еще в железе попробывать.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
petrov
сообщение Dec 5 2008, 15:15
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Вывод какой непонятно, то ли систем верилог такой хороший, то ли на верилоге плохо писали :)
Go to the top of the page
 
+Quote Post
Iptash
сообщение Dec 5 2008, 15:33
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 613
Регистрация: 2-09-08
Из: г.Набережные Челны
Пользователь №: 39 936



Цитата(petrov @ Dec 5 2008, 18:15) *
Вывод какой непонятно, то ли систем верилог такой хороший, то ли на верилоге плохо писали smile.gif

Вывод получается, даже не большие проекты выгоднее делать например на SV и, что значит на
верилоге плохо писал?
Go to the top of the page
 
+Quote Post
petrov
сообщение Dec 5 2008, 15:46
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Цитата(Iptash @ Dec 5 2008, 18:33) *
Вывод получается, даже не большие проекты выгоднее делать например на SV и, что значит на
верилоге плохо писал?


Ну я думал человек вручную небольшую схему лучше напишет чем более высокоуровневый компилятор. Может теперь это и не так?
Go to the top of the page
 
+Quote Post
Iptash
сообщение Dec 5 2008, 16:03
Сообщение #5


Профессионал
*****

Группа: Свой
Сообщений: 1 613
Регистрация: 2-09-08
Из: г.Набережные Челны
Пользователь №: 39 936



Цитата(petrov @ Dec 5 2008, 18:46) *
Ну я думал человек вручную небольшую схему лучше напишет чем более высокоуровневый компилятор. Может теперь это и не так?


Я тоже так думал. Я же конечно не делал всю схему на примитивах, не такой я уж примитивный
человек и с электроникой я дружу около 30лет и пишу на ЯВУ более 10лет и написал первую
программу на верелоге и поделился своими впечатлениями дабы такие же сомневающиеся каким
до сей поры был я, могли не сомневаться в выгоде использовании HDL.
Go to the top of the page
 
+Quote Post
CaPpuCcino
сообщение Dec 5 2008, 16:19
Сообщение #6


тоже уже Гуру
******

Группа: Свой
Сообщений: 2 047
Регистрация: 13-06-05
Из: Кёлн - Санкт-Петербург
Пользователь №: 5 973



Цитата(Iptash @ Dec 5 2008, 20:03) *

так, читаем правила прежде чем что-либо постить http://electronix.ru/index.php?pid=2 пункт 2.1 в:
"Высказываться понятно, полно и грамматически правильно, использовать осмысленные названия тем, в противном случае пост может быть расценен как текстовый мусор (флуд)."
уже не первый раз за вами этот косяк. тема поста должна быть понятна из его названия. уважайте время остальных участников форума!


--------------------
И снова на арене цирка - дрессированные клоуны!! Оказываем консультации по электронике за симпу круглосуточно.
Go to the top of the page
 
+Quote Post
Iptash
сообщение Dec 5 2008, 16:45
Сообщение #7


Профессионал
*****

Группа: Свой
Сообщений: 1 613
Регистрация: 2-09-08
Из: г.Набережные Челны
Пользователь №: 39 936



Цитата(CaPpuCcino @ Dec 5 2008, 19:19) *
так, читаем правила прежде чем что-либо постить http://electronix.ru/index.php?pid=2 пункт 2.1 в:
"Высказываться понятно, полно и грамматически правильно, использовать осмысленные названия тем, в противном случае пост может быть расценен как текстовый мусор (флуд)."
уже не первый раз за вами этот косяк. тема поста должна быть понятна из его названия. уважайте время остальных участников форума!

Исправлюсь.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Iptash   Эффективность реализации System Verilog   Dec 5 2008, 15:01
|- - petrov   Цитата(Iptash @ Dec 5 2008, 19:03) Я тоже...   Dec 5 2008, 16:13
- - DuHast   Цитата(Iptash @ Dec 5 2008, 18:01) Начал ...   Dec 5 2008, 17:18
|- - Iptash   Цитата(DuHast @ Dec 5 2008, 20:18) Из тог...   Dec 5 2008, 17:47
- - Rendom   Достаточно большие и сложные проекты пока с SV ком...   Dec 7 2008, 15:21
|- - Iptash   Цитата(Rendom @ Dec 7 2008, 18:21) Достат...   Dec 7 2008, 15:59
|- - des00   Цитата(Rendom @ Dec 7 2008, 10:21) Достат...   Dec 8 2008, 04:12
- - Rendom   Между огбычным Verilog и VHDL разницы в принципе в...   Dec 8 2008, 06:47
|- - des00   Цитата(Rendom @ Dec 8 2008, 01:47) Между ...   Dec 8 2008, 07:24
- - dvladim   Цитата(des00 @ Dec 8 2008, 10:24) можно п...   Dec 8 2008, 21:14
|- - CaPpuCcino   Цитата(dvladim @ Dec 9 2008, 01:14) Тепер...   Dec 8 2008, 21:27
|- - des00   Цитата(dvladim @ Dec 8 2008, 16:14) Тепер...   Dec 9 2008, 03:43
- - mse   Неоднократно уже обсуждалось: схематик более избыт...   Dec 9 2008, 07:47
- - sazh   Цитата(mse @ Dec 9 2008, 10:47) Неоднокра...   Dec 9 2008, 08:20


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 29th July 2025 - 23:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.02125 секунд с 7
ELECTRONIX ©2004-2016