Разводка BGA 1.0 мм, Какую структуру слоев заложить ? Опции

[Костян]

Итак нужно развести FF668 BGA c шагом 1мм (Virtex-4). Из-за наличия аналоговой и цифровой части (несколько напряжений) и мало задействованные I/O выбрал следующий порядок слоев:
1. Top (сигнал)
2. GND
3. VDD1
4. VDD2
5. GND
6. Bot (сигнал)

Вопросы.
1. Собираюсь использовать ширину дорожек w= 0.1мм и фольгу 18мкм. По расчетам для получения сопротивления Zo=50 мне нужно использовать между слоями Top и GND один слой препрега 2116. Технологически это представляет трудности использовать только один слой препрега ? Либо же лучше использовать два слоя препрега , но увеличивать величину дорожки вне BGA , а под микросхемой оставлять 0.1 мм (думаю на коротком участке изменение сопротивления не повлияет на работу)?
2. Какой тип ядра на базе FR4 использовать предпочтительно в данном случае? и какой тип и сколько слоев препрега закладывать между 3 и 4 слоем ?

[cioma]

1. по поводу внешнего резистора - а про отростки (stubs) внутри корпуска микрухи не забыли (а для больших bga они могут быть до 10 мм)? Именно поэтому on-die termination может быть гораздо лучше.

2. HyperLynx все умеет рассчитывать и симулировать (stackup etc). Рекомендовано к использованию

3. Про номера препрегов думать не надо, для разработчика это просто диэлектрик определенной толщины с определенной диэлектрической проницаемостью (неоднородностями диэлектрикак на таких частотах пренебрегаем). Надо спросить у предполагаемого прооизводителя какую минимальную толщину они могут обеспечить при неизменной цене. И заказать impedance control, можно для выбранных цепей. Толщину диэлектрика 0.12-0.15 мм обеспечивают все вменяемые производители, если у Вас это не так - меняйте производителя, ибо он не способен произвести плату, отвечающую уровню разработки.

4. а завести LVDS на внешний ряд FPGA не получается?

[Костян]

1. по поводу внешнего резистора - а про отростки (stubs) внутри корпуска микрухи не забыли (а для больших bga они могут быть до 10 мм)? Именно поэтому on-die termination может быть гораздо лучше.

Хм.. верно. Буду иметь ввиду.

Надо спросить у предполагаемого прооизводителя какую минимальную толщину они могут обеспечить при неизменной цене.

Пасиб , обязательно узнаю. До этого лишь интересовался доступностью различных типов препрега.

4. а завести LVDS на внешний ряд FPGA не получается?

LVDS у меня туда и идет.



2 ALL
Впринципе более менее в голове все прояснилось по структуре платы . Благодарю за помощь.