Итак нужно развести FF668 BGA c шагом 1мм (Virtex-4). Из-за наличия аналоговой и цифровой части (несколько напряжений) и мало задействованные I/O выбрал следующий порядок слоев:
1. Top (сигнал)
2. GND
3. VDD1
4. VDD2
5. GND
6. Bot (сигнал)

Вопросы.
1. Собираюсь использовать ширину дорожек w= 0.1мм и фольгу 18мкм. По расчетам для получения сопротивления Zo=50 мне нужно использовать между слоями Top и GND один слой препрега 2116. Технологически это представляет трудности использовать только один слой препрега ? Либо же лучше использовать два слоя препрега , но увеличивать величину дорожки вне BGA , а под микросхемой оставлять 0.1 мм (думаю на коротком участке изменение сопротивления не повлияет на работу)?
2. Какой тип ядра на базе FR4 использовать предпочтительно в данном случае? и какой тип и сколько слоев препрега закладывать между 3 и 4 слоем ?

Для начала - зачем Вам 4 слоя питания? Там и 3 должно вполне хватить. Причем два из них - питания, один земля. Тогда возможно получится обойтись без трасс 0.1мм

Да наверное и 2, если частично один из сигнальный, если уж совсем затык, под питание местами.

ММ... хотелось бы иметь всегда GND под сигнальными слоями. Поэтому 4 слоя под питание и отвел.


Впринципе заказчик готов платить за 6-ти слойку , главное чтобы она получилас не слишком дорогая (связавшись со своим производством, мне сказали использование одного слоя препрега - не стандартная операция, и требует дополнительных капитало вложенией). Конечно можно и на 4 слоя попытаться все уместить (2питания и 2 сигнальных) , но зачем мне лишние трудности ?

А у Вас и будет земля под сигналами. С точки зрения сигналов конечно Потому как для сигналов практически нет разницы к чему они отнесены - к земле или к питанию, потому как ввыходной импеданс источников должен быть очень маленьким.
Тогда у Вас получится очень даже вразумительная 6-ти слойная конструкция.

А иметь 50 Ом совсем не обязательно (хотя и желательно, а еще лучше иметь импеданс равный выходному сопротивлению драйверов ). На современных платах кругом идет 65-90 Ом. Главное верно согласовать. Так что с толшиной диэлектрика 0.125-0.15 вполне можно делать.
Stackup, думаю, неплохой, особенно с точки зрения качества питания. Т.к. есть аналог, то стоит грамотно разбить слои питания и земли, чтобы шум от цифровай части не шел через межслоевые емкости на аналог.

Верно, возвратный ток можно пустить и по питанию, но их много на плате и не всегда это возможно. Поэтому проше думаю по земле, тем более она задумана общая для всех напряжений.





А вот до этого я своим умишком не дошел . Новичек я в PCB. Хотя идя вчера домой , мысля такая проскачила в голове.
Так и сделаю.


Но, есть одно но. С аналоговой части прет LVDS сигнал на частоте 300 МГЦ. В даташите дана схема включения: 50 Ом-ная линия передачи и в конце между P и N терминатор на 100 Ом.
Как здесь поступить ?
1. Сделать линию 65-90 Ом и терминатор соответсвенно 130-180 Ом ?
2. Сделать линию 50 Ом , ведя lvds сигнал широким проводником, а под BGA корпусом уменьшить, чтобы завести на ПАД ?
3. Промоделировать тот и другой случай и не задовать глупых вопросов ?



Ок. Так и поступлю. На этот счет решение уже есть.

А что, если трасса лежит через пару слоев от земли, то по земле ток уже не потечет? Или когда у Вас активный ноль возврат тоже по земле течет? Разрывы в плэйнах - да, нежелательны, но однозначно пытаться сделать ВСЁ над землей это перебор. Тем более 300МГц у Вас только в одном месте... Вот его и проложите над землей. Не плодите сущностей(сложностей), нет там ничего такого страшного.

По большому счету Вы правы. Слишком идеально у меня все получается, когда как только LVDS этого требует.
Благодарю, я еще поразмышляю над этим вопросом.

100 Oм дифф пару

аргументируйте , плиз.

Если в даташите нарисован "100 Ом терминатор" - значит сопротивление линии должно быть 100 Ом, а в данном случае 100 Ом дифференциальные, потому как LVDS. Или у Вас есть другие варианты?

нет.. терминатор между P и N линиями - 100 Ом

Так вот и вопрос, какое сопростивление дорожек для LVDS делать?

Понятно, что ничего не понятно... Это пара, дифференциальная, LVDS. Следовательно открываем LVDS Owner's Manual и начинаем читать с раздела 1.2.1 - How LVDS works

PS На всякий случай прикладываю и собственно мануал.
Нажмите для просмотра прикрепленного файла

Если в двух словах, то на рисунке 100 Ом дифф пара без емкостной связи, т.е два микро(полоска) по 50 Ом дают в сумме 100. Более подробно читайте в книгах. Параметры пары лучше рассчитать какимнить калькулятором в зависимости от стека платы ессно.

И если вы используете Виртекс 4 то на LVDS приемник можно подключать внутренний 100 Ом резистор, мы делаем именно так.

Благодарю, видел данный документ. Но возможно что - то важное пропустил и Вы мне настойчиво на него отправляете . Просмотрю еще раз.


Мне знакома эта зависимость. При наличии емкости в линии величина терминатора будет уменьшаться.


Ок. Пасибо. Рассчитаю. HL это умеет ?


Я предпочитаю ставить внешний резистор.


Но в дело не в этом. Возможно не корректно задал вопрос. Повторюсь.
Сейчас планиру уже ставить два препрега между сигнальным слоем и землей - 1080 и 7628. Общая толщина получается 246 мкм. А толщина дорожки для 50 Ом (микрополосок )получается w=0,4мм. Между парами S=1мм (если Zdiff=100 Ом )? Не слишком ли жирно ? Как мимимум прийдется уменьшать под BGA ?
Как поступить ?

Не о том думаете. Выбирать препреги и их толщину - дело технолога на производстве. Ваша задача - реализовать схему в ПП. И не надо смотреть на типоразмеры препрегов, их можно ужимать(и это в производстве делают). А при толщине между слоями 0.12-0.18мм получаются вполне вразумительные цифры импедансов и для одиночных линий и для дифпар.

Ок. Похоже здесь моя ошибка.
А степень сжатия (толщину ) конкретного типа препрега технолог может регулировать? Либо он ужимается всегда до определенных размеров ?


А Вы бы не могли привести несколько примеров ?

Сейчас тяжело - на работе калькулятора у меня нет. Есть только таблицы посчитанных значений для применяемых у нас стэков.
То, что у меня сейчас в работе - 6 слоев(4 сигнальных, 2 плэйна) - структура 5-18-5-18-5 милс, медь 1.4 милс, трасса 5 милс - импеданс 59.5 Ома, дифпара 100 Ом - 5/7 милс (ширина/зазор в паре) - это для наружных слоев. Вполне нормальные значения, без 0.4мм ширины и 1 мм зазора.

Благодарю. Понятно. Возму на вооружение.

да


аргументируйте , плиз.

В общем случае его можно изменить (подстроить) или убрать и использовать внутренний. Больше гибкости. Да и тупо встать шупами и посмотреть сигнал.

1. по поводу внешнего резистора - а про отростки (stubs) внутри корпуска микрухи не забыли (а для больших bga они могут быть до 10 мм)? Именно поэтому on-die termination может быть гораздо лучше.

2. HyperLynx все умеет рассчитывать и симулировать (stackup etc). Рекомендовано к использованию

3. Про номера препрегов думать не надо, для разработчика это просто диэлектрик определенной толщины с определенной диэлектрической проницаемостью (неоднородностями диэлектрикак на таких частотах пренебрегаем). Надо спросить у предполагаемого прооизводителя какую минимальную толщину они могут обеспечить при неизменной цене. И заказать impedance control, можно для выбранных цепей. Толщину диэлектрика 0.12-0.15 мм обеспечивают все вменяемые производители, если у Вас это не так - меняйте производителя, ибо он не способен произвести плату, отвечающую уровню разработки.

4. а завести LVDS на внешний ряд FPGA не получается?

Хм.. верно. Буду иметь ввиду.



Пасиб , обязательно узнаю. До этого лишь интересовался доступностью различных типов препрега.



LVDS у меня туда и идет.



2 ALL
Впринципе более менее в голове все прояснилось по структуре платы . Благодарю за помощь.