NIOSII: связка памяти с АЦП Опции

[CaKTYC]

Доброе время суток)
Сразу оговорюсь - я студент, с NIOS только начинаю знакомство, разработка скорее всего останется только на бумаге (диплом).
Суть вопроса: есть аналоговый сигнал. По запросу требуется произвести 512 замеров этого сигнала через каждые 50нс. В одну область памяти надо складывать эти 512 отсчетов, а в другую область памяти надо записывать сумму этих 512ти замеров и результатов предыдущих измерений. После каждого цикла измерений проц производит анализ содержимого памяти и принимает решение производить ли еще один цикл или нет. Если нет, то проводит окончательную обработку инфы и выдает результат измерений.
Хочется забирать инфу с АЦП, записывать ее в первую область памяти и одновременно с этим производить подсуммирование и запись во вторую область. Пока не нашел решения с помощью стандартных модулей NIOS, которые доступны в SOPC.
Есть ли какие-нибудь идеи как это реализовать? Хотя бы в какую сторону копать =) Спасибо

[slog]

Ради 512 слов городить внешнюю память не стоит, и тристэйт бридж не нужны. Onchip memory которая есть в SOPC не будет видна за пределами SOPC системы. Её можно как память для Nios использовать. Я имел ввиду другое. Запускаешь MegaWizard и в нем делаешь onchip двухпортовую память. Это будет не SOPC-элемент. Его надо подключить одним портом к Avalon, чтобы обращаться к этой памяти из Nios-a. Для этого наверно проще всего в SOPC сделать File->New Component. При его создании первые две закладки пропускаешь, на третьей указываешь необходимые сигналы к внешней памяти. Там все просто. Это будет просто ММ-мост для вывода Avalon сигналов наружу. Через него твоя двухпортовая память будет видна в адресном пространстве авалон. И что-то мне кажется этот порт у памяти лучше делать 32-х разрядным, независимо от ширины слова твоего АЦП, из ниоса проще будет обращаться. Просто у тебя у памяти порты будут разной ширины. В SOPC 8.1 элемента двухпортовой памяти не видел, делал ручками. Там все элементарно.

[vadimuzzz]

. В SOPC 8.1 элемента двухпортовой памяти не видел, делал ручками. Там все элементарно.

Volume 5: Embedded Peripherals (ver 8.1, Nov 2008, 4 MB)
Section II. On-Chip Storage Peripherals (2 MB)

* Chapter 14. Avalon-ST Single Clock and Dual Clock FIFO Cores (ver 8.1.0, Nov 2008, 187 KB) Updated
* Chapter 15. On-Chip FIFO Memory Core (ver 8.1.0, Nov 2008, 226 KB) Updated
* Chapter 16. Avalon-ST Multi-Channel Shared Memory FIFO Core (ver 8.1.0, Nov 2008, 200 KB) Updated


http://altera.com/literature/hb/nios2/qts_qii55014.pdf
http://altera.com/literature/hb/nios2/qts_qii55002.pdf
http://altera.com/literature/hb/nios2/qts_qii55015.pdf