Цитата(Yoo @ Dec 19 2008, 13:04)

Почему в референсных проектах Altera у модуля "SOPC>Столбец Module name" не видно сигналов
clk, irq. А в создаваемом с нуля проекте они видны? Где-то есть опция отключающая их
видимость? И в описание JTAG UART Core про clk вообще ничего нет, в каком диапазоне он может быть?
В столбце "Module name" их быть и не должно. Для тактовых сигналов и прерываний есть свои собственные столюцы - Clock, End, IRQ. Они добавляются\убираются в меню "View" - "Show <bla-bla-bla> Column"
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...