Нижний предел входной частоты PLL, Cyclone II Опции

[DeC_NN]

Использую PLL в CycloneII. При задании на входе inclk сигнала выше 10 МГц все хорошо, при задании сигнала с более низкой частотой (например 4 МГц как в моем случае) ругается что превышен диапазон VCO. В даташите на циклоновский pll не нашел никаких предельных параметров и поэтому возник вопрос - действительно ли нельзя подавать на вход частоту ниже 10 Мгц?
Получается нужно делать внешний синтезатор для получения более высокой частоты и потом заводить ее в ПЛИС?

Сообщение отредактировал DeC_NN - Jan 26 2009, 12:58

[dxp]

Использую PLL в CycloneII. При задании на входе inclk сигнала выше 10 МГц все хорошо, при задании сигнала с более низкой частотой (например 4 МГц как в моем случае) ругается что превышен диапазон VCO. В даташите на циклоновский pll не нашел никаких предельных параметров и поэтому возник вопрос - действительно ли нельзя подавать на вход частоту ниже 10 Мгц?
Получается нужно делать внешний синтезатор для получения более высокой частоты и потом заводить ее в ПЛИС?

cyc2_cii5v1.pdf, Table 5–53. PLL Specifications (Part 1 of 2): fIN 10 MHz

[DeC_NN]

cyc2_cii5v1.pdf, Table 5–53. PLL Specifications (Part 1 of 2): fIN 10 MHz

Вот как. У меня документ cyc2_cii51007.pdf. Там только раздел 7 - про PLL, без параметров.
Грустно.

[DmitryR]

В чем грусть? Поставили снаружи генератор на 33 МГц, это камешек 2*3 мм.

[DeC_NN]

Поставили снаружи генератор на 33 МГц, это камешек 2*3 мм.

Вы имеете ввиду генератор управляемый напряжением, т.е. сделать свою PLL?

[murmel1]

Вы имеете ввиду генератор управляемый напряжением, т.е. сделать свою PLL?

Имелось в виду кварцевый генератор с фиксированной частотой, напр 33 МГц. Очень прост: земля, питание, и выход из которого идет эта частота, подаете ее на ваш Циклон и вуаля !

[DeC_NN]

Имелось в виду кварцевый генератор с фиксированной частотой, напр 33 МГц. Очень прост: земля, питание, и выход из которого идет эта частота, подаете ее на ваш Циклон и вуаля !

Ну что такое генератор я в курсе
Не могу понять каким образом он мне поможет. Подскажите.

[DmitryR]

Ну что такое генератор я в курсе
Не могу понять каким образом он мне поможет. Подскажите.

Он вам поможет тем, что создаст опорную частоту для внутренней PLL. А уже с помощью внутренней PLL вы сможете получить любую нужную вам частоту. Не понимаю, зачем ICS512 (фактически внешняя PLL), если есть внутренняя.

[DeC_NN]

Он вам поможет тем, что создаст опорную частоту для внутренней PLL. А уже с помощью внутренней PLL вы сможете получить любую нужную вам частоту. Не понимаю, зачем ICS512 (фактически внешняя PLL), если есть внутренняя.

Я только начинаю работать с циклонами и тем более PLL поэтому видимо не все понимаю.
У меня задача такая: есть внешние 4 МГц, чистый меандр со скважностью 50%. Нужно в ПЛИС получить из этой частоты другую, а именно 16 МГц , тоже меандр, тоже скважность 50%, совпадающую по фазе с исходной.
У циклоновской PLL нашел 2 входа частот inclk0 и inclk1. Ни один из входов не работает при частоте ниже 10МГц. Вот и придется видимо получать эти 16 МГц снаружи ПЛИС.

[DmitryR]

Тогда на самом деле грустно, потому что я не смог найти микросхемы, которая была бы способна работать от 4 МГц, да еще и гарантировать фазовое соотношение входа и выхода. В частности ICS512 во-первых работает от 20 МГц, во-вторых не гарантирует фазовое соотношение. Мне не приходт в голову лучшего решения, чем подать на ПЛИС независимые 200 МГц, просэмплировать ими (по двум фронтам) ваши 4 Мгц и на логике сгенерировать 16 Мгц. В принципе, схема будет маленькая и джиттер будет +-2.5ns, что от 4МГц есть 1%. Это немного в относительных цифрах, хотя для некоторых задач может конечно быть и неприемлемо.

[Shamil]

Тогда на самом деле грустно, потому что я не смог найти микросхемы, которая была бы способна работать от 4 МГц, да еще и гарантировать фазовое соотношение входа и выхода. В частности ICS512 во-первых работает от 20 МГц, во-вторых не гарантирует фазовое соотношение. Мне не приходт в голову лучшего решения, чем подать на ПЛИС независимые 200 МГц, просэмплировать ими (по двум фронтам) ваши 4 Мгц и на логике сгенерировать 16 Мгц. В принципе, схема будет маленькая и джиттер будет +-2.5ns, что от 4МГц есть 1%. Это немного в относительных цифрах, хотя для некоторых задач может конечно быть и неприемлемо.

Можно взять плисы от Actel.
Вот данные по PLL для серии ProAsicPlus:

Reference Frequency fIN (min.) 1.5 MHz
Reference Frequency fIN (max.) 180 MHz
Input Jitter Tolerance 5% input period (max. 5 ns) Maximum jitter allowable on an input clock to acquire and maintain lock.

OSC Frequency fVCO (min.) 24 MHz Lowest output frequency voltage controlled oscillator
OSC Frequency fVCO (max.) 180 MHz Highest output frequency voltage controlled oscillator
Long Term Jitter Peak-to-Peak Max. ±3.5% от периода выходной частоты (наихудшее значение во всем диапазоне температур)
Duty Cycle 50% ±0.5%