2-ух ядерный Nios II, написание сфота под нее Опции

[dim99]

Имеется:
Quartus 8.0
Nios II 8.0 IDE

В SOPC Buider сгенерил систему с 2-мя ядрами nios ii с общей памятью sram, для разделения использую mutex от altera.

Проблема заключается в компиляции проекта в nios ide, а именно при компиляции совместно двух проектов для разных ядер.
Может кто сталкивался с 2-мя ядрами, есть ли пример для них? буду благодарен за любую помощь.

Скачать с сайта альтеры пример - не помогло, они дают в качестве software лишь сишный файл, без всякого проекта.

Сообщение отредактировал dim99 - Feb 24 2009, 15:07

[Kuzmi4]

2 dim99 - вам же id_gene дал чёткий ответ - ложите в каждое ядро свой код и будет вам счастие

А чем вам не нравится система , где каждый ниос со своей шиной + зашаренная область для всех ядер ? зачем вам всю эту гурьбу садить на 1 шину - чтоб потом 1 cpu ждал пока 2-й освободит ему шину (в смысле я про доступ в память например) ??

[islavv]

2 dim99 - вам же id_gene дал чёткий ответ - ложите в каждое ядро свой код и будет вам счастие

А чем вам не нравится система , где каждый ниос со своей шиной + зашаренная область для всех ядер ? зачем вам всю эту гурьбу садить на 1 шину - чтоб потом 1 cpu ждал пока 2-й освободит ему шину (в смысле я про доступ в память например) ??

Абсолютно согласен - в принципе самое эффективное решение задачи - это просто распараллелить логику и уложить ее просто хардверно в FPGA
Можно наверное специальным Си компиллятором который превращает код в HDL - гикогда сам не делал но вроде как пищут что работает
Процесоор нужен для коммуникации с внешним миром
Если уж сделаны два процессора и есть Shared memory то ее можно поделить пополам и в одну область пишет один процесс а другой читает и наоборот, Можно сделать третью откуда оба читают
Наверное можно еще прерывание завести по которому можно заставлять другой процессор читать
А так два ядра на FPGA это как ящик водки украсть и продать чтобы пропить деньги

[dim99]

Спасибо за предложения, но моя задача на сегодняшний день просто разобраться как оно работает, а дальше уже буду рассматриваться варианты что и как

Насчет кода каждому ядру:
смутило, что альтеровский исходник представляет собой только 1 файл .c и описание, что его нужно везде копироват в проект и будет вам счастье.
Сегодня добью что и как, тогда и посмотрим.

Kuzmi4

А чем вам не нравится система , где каждый ниос со своей шиной?

Что-то не пойму, в явном виде разве есть компоненты шины авалон или речь идет о Avalon-MM Pipeline Bridge?

Сообщение отредактировал dim99 - Feb 26 2009, 06:40

[dim99]

Выяснил интересную деталь при компиляции software для 2 ядер.
В общем удачно компиляция проходит, только если память для каждого ядра больше 10 Кб, с чем это конкретно связано непонятно.
При компиляции 1 ядра память не влияет на компиляцию, при 2 получается такая ерунда.

По поводу программного кода, кто писал, что можно использовать разные исходники оказался прав
в общем, каждое ядро выполняет свой исходный код.

В общем, у меня только один полувопрос почему необходимо не менее 10 кб на on-chip memory каждому из ядер? и так ram памяти мало.

[id_gene]

В общем, у меня только один полувопрос почему необходимо не менее 10 кб на on-chip memory каждому из ядер? и так ram памяти мало.

Сказать невозможно, пока вы не покажете целиком проект и логи компиляции. Скорее всего, вы неправильно настроили размещение секций. Для первого процессора все секции кода должны лежать в onchip, для второго - в onchip2. Настраивается в свойствах syslib.