Покритикуйте плату, 4 слоя bga arm11 Опции

[RaaV]

Поищите ошибки в плате. Это процессорная плата контроллера.
Pcad2002. Просмотрщик прилагается.

Прикрепленные файлы

 plata.rar ( 492.44 килобайт ) Кол-во скачиваний: 516

 

[atlantic]

А в чем длины выравнивали ?
(такое ощущение что не в PCAD разводили )

[RaaV]

Откуда взялись такие ПО

Переходныеотверстия разные заводы делают от 0.2/0.4 до 0.3/0.5. Одни сверлить не умеют, другие, наоборот, топологию не выдерживают. Поэтому я в описании пишу как можете так и делайте в этом диапазоне. Главное, чтобы внутри плэйн протекал между ними с гарантированной перемычкой 75 мкм.

определиться по какому классу

Ну вообще-то, класс точности платы ни как не связан с точностью проверки. Не приветствую, когда при DRC проверке для всех зазоров ставится одна(одинаковая) цифра из таблицы изветсного ГОСТа. Если посмотреть на плату со стороны дюймов, как она и делалась, тогда цифры существенно округляются, вплоть до отсутствия знаков после запятой.

разведены в виде сетки, почему нельзя сделать полигоном?

А полигон тут сильно нужен, по-моему сетка справится не хуже. Кондеров сколько влезло столько и поставил. Меньшие брать - руками не запаяют, хоть бы эти получилось запаять.

Проводники в нижнем слое проходят над рассеченным плэйном, будут дикие кростолки.

Ну, что значит дикие, а как вообще двухслойные платы работают? Здесь частота ОЗУ 133 МГц.

Дорожки для заданной толщины core слишком тонкие, нет согласования.

С согласованием действительно разбирался, но очень поверхностно. Но откуда вы знаете толщину core, я и сам её не знаю

[AlexandrY]

Частота DDR у вас (если вам не сказали ваши заказчики) 266 МГц. Строб данных на фронте и на спаде внешнего клока.
При такой длине проводников как вы сделали их надо было уже выравнивать.
Неужели референс дизайн на iMX вам не дали?
А главное вы не cможете понизить частоту шины к DDR. Такой уж контроллер у Freescale.
Даже могу подкинуть тест для DDR вашим программерам который точно покажет, что ваша плата мертва.

Ну, что значит дикие, а как вообще двухслойные платы работают? Здесь частота ОЗУ 133 МГц.

С согласованием действительно разбирался, но очень поверхностно. Но откуда вы знаете толщину core, я и сам её не знаю

[RaaV]

Частота DDR у вас (если вам не сказали ваши заказчики) 266 МГц. Строб данных на фронте и на спаде внешнего клока.
При такой длине проводников как вы сделали их надо было уже выравнивать.
Неужели референс дизайн на iMX вам не дали?
А главное вы не cможете понизить частоту шины к DDR. Такой уж контроллер у Freescale.
Даже могу подкинуть тест для DDR вашим программерам который точно покажет, что ваша плата мертва.

Ну про 266 Мгц я слышал
А как вы расчитываете? Я считаю так: данные стоят минимум 2400 ps, максимальная разница в длинне проводников данных, например, 35 мм, разница во времени прихода 35х6=210 ps. По-моему все сигналы не опоздают.
Насчет мертвости это мы ещё посмотрим.
За любой тестик был бы благодарен.

То avesat
Ну это вообще не о чём, прям як у нашого прэзидента.
В Signal Integrity стек задаётся, без него никакая подобная программа не заработает.
Резистивные матрицы у нас не применяются, и обоснуйте, в чём я выиграю укоротив все цепи на 15 мм?

Сообщение отредактировал RaaV - Apr 3 2009, 12:42

[VslavX]

Ну про 266 Мгц я слышал
А как вы расчитываете? Я считаю так: данные стоят минимум 2400 ps, максимальная разница в длинне проводников данных, например, 35 мм, разница во времени прихода 35х6=210 ps. По-моему все сигналы не опоздают.

Эти 2400ps раскладываются на очень приличный бюджет из длинного списка и на разность длин проводников в группе данных остается совсем немного. Надо смотреть на конкретный контроллер памяти и конкретный аппнот на него. Из этих 2400пс не менее 1000 отъест сама память (+-500пс окно всасывания), потом разброс по выходным ножкам контроллера, потом межсимвольная интерференция, кросс-токс, нестабильность питания и референса - там есть куда эти пикосекунды потратить. Не знаю точно как для iMX, а для PowerQUICC требования у FreeScale были просто зверскими - для DDR-333 оставили на невыравненность не более 20пс. Оценочная плата на MPC8347 - 14-слойная, все филигранно выравнено - в пределах 8 групп 64-битной шины.
С другой стороны - смотрел evaluation board на Au1200, там DDR2-533 - вообще ничего не выравнено (хотя тоже - было 8 или 10 слоев) - и на плате тоже, проводники данных идут как хотят, с разных сторон, с разным количеством переходных, да еще и на 4 микросхемы, и - работает нормально. Вероятно, контроллер памяти немного другой, и требования менее жесткие.
Про разрывы в плейнах - на плате есть сплошные ряды переходных - похоже, и по земле и по питанию будут серьезные разрывы, и вполне могут быть потенциальные проблемы.
Еще - кучку согласующих резисторов я бы заменил на резисторные сборки - места сэкономит много, можно будет память и поближе поставить.
С моделированием - разобраться таки очень желательно. Это, конечно, не панацея (например, искажения сигнала из-за разрыва плейна мне на HL 7.5 так и не удалось модельнуть), но проблемы вроде неправильной трассировки линий адреса увидеть получится.