а кто-нибудь работает с actel-овскими софт-процессорами (CORTEX M1, coreMP7)?, я понимаю, что тормозные и маленькие ПЛИС, но спец применения Опции

[yes]

вполне может быть оправдано

----------------

находил сообщение, что все это глючно - хотелось бы подтверждение или опровержение

ну и интересны некоторые детали

[FAE_SKV]

вполне может быть оправдано

----------------

находил сообщение, что все это глючно - хотелось бы подтверждение или опровержение

ну и интересны некоторые детали

CoreMP7 использовать не советую - не получился он. Медленный и громоздкий. А вот Cortex-M1 другое дело. Оба IP не глючат. Я сам лично сделал несколько проектов c Cortex-M1 и никаких проблем не имел. Минимальную процессорную систему с таймером, UART, контроллером прерываний, и портом ввода-вывода можно собрать за 10-15 минут. Работать надо в последних версиях пакета - не ниже Libero 8.4SP2, а лучше в 8.5SP1 и скачать последние обновления IP.

[yes]

CoreMP7 использовать не советую - не получился он. Медленный и громоздкий. А вот Cortex-M1 другое дело. Оба IP не глючат. Я сам лично сделал несколько проектов c Cortex-M1 и никаких проблем не имел. Минимальную процессорную систему с таймером, UART, контроллером прерываний, и портом ввода-вывода можно собрать за 10-15 минут. Работать надо в последних версиях пакета - не ниже Libero 8.4SP2, а лучше в 8.5SP1 и скачать последние обновления IP.

а какая тактовая получается?

если я правильно понял, то дополнительная логика не влияет на трассировку Cortex-M1 и в любом проекте тактовая процессора будет одинакова (если конечно не ограничено пользовательскими IP)

есть ли место на сайте actela, где более подробно описано об этих ядрах?

я достаточно много использую софтпроцессоров (не специальные NIOS/mB, а универсальный RTL для АЗИКов) для разных ксайлинкс-ов (ну и для альтеры тоже уже начал), и результаты синтеза в сунплифае для актела получаются раз в 5 хуже - ну то есть для спартана - 100МГц, тот же код для проазика - 20МГц - собственно, хотелось бы понять, правда ли это и можно ли ожидать большего от Cortex-M1?

[-=Sergei=-]

а какая тактовая получается?

если я правильно понял, то дополнительная логика не влияет на трассировку Cortex-M1 и в любом проекте тактовая процессора будет одинакова (если конечно не ограничено пользовательскими IP)

есть ли место на сайте actela, где более подробно описано об этих ядрах?

я достаточно много использую софтпроцессоров (не специальные NIOS/mB, а универсальный RTL для АЗИКов) для разных ксайлинкс-ов (ну и для альтеры тоже уже начал), и результаты синтеза в сунплифае для актела получаются раз в 5 хуже - ну то есть для спартана - 100МГц, тот же код для проазика - 20МГц - собственно, хотелось бы понять, правда ли это и можно ли ожидать большего от Cortex-M1?

Cortex-M1 с дебаг модулем на Xilinx Spartan3 XC3S-5000

Device Utilization Summary:

Number of BUFGMUXs 2 out of 8 25%
Number of External IOBs 9 out of 633 1%
Number of LOCed IOBs 9 out of 9 100%

Number of MULT18X18s 3 out of 104 2%
Number of RAMB16s 32 out of 104 30%
Number of Slices 2772 out of 33280 8%
Number of SLICEMs 64 out of 16640 1%

------------------------------------------------------------------------------------------------------
Constraint | Check | Worst Case | Best Case | Timing | Timing
| | Slack | Achievable | Errors | Score
------------------------------------------------------------------------------------------------------
Autotimespec constraint for clock net HCL | SETUP | N/A| 21.170ns| N/A| 0
K_BUFGP | HOLD | 0.649ns| | 0| 0
------------------------------------------------------------------------------------------------------
Autotimespec constraint for clock net SWC | SETUP | N/A| 14.376ns| N/A| 0
LKTCK_BUFGP | HOLD | 0.692ns| | 0| 0
------------------------------------------------------------------------------------------------------


Без дебаг модуля примерно на 30% меньше и на 30% быстрей.

Вообщем, впечатления от корки самые положительные.