Как подключить LVDS clock? Опции

[Yoo]

На dedicated пины завёл LVDS клок (Cyclone II), а как его к PLL прицепить не пойму. На входе то 2 пина (N,P) а к PLL (altpll) подключается один. Пробовал altlvds, но для него тоже нет дифф. контакта на входе.

[Yoo]

Да установить Toggle Rate помогло.
Теперь ругается на VCCIO setting, хотя все пины в этом банке имеют I/O Standart - 2.5V.

Посмотрел Device and Pins Oprions > Voltage: VCCIO bank voltage. - для Cyclone не ставиться.
VCCIO setting для каждого банка где-то надо ввести?

Error: Pin REFCLK(n) is incompatible with I/O bank 5. It uses I/O standard LVDS, which has VCCIO requirement of 2.5V. That requirement is incompatible with bank's VCCIO setting or other output or bidirectional pins in the bank using VCCIO 3.3V.
Info: Pin MB_AD[0] in I/O bank 5 uses VCCIO 3.3V

[DmitryR]

Теперь ругается на VCCIO setting, хотя все пины в этом банке имеют I/O Standart - 2.5V.

...

Info: Pin MB_AD[0] in I/O bank 5 uses VCCIO 3.3V

Блин, вы бы хоть читали внимательно, что вы пишете. Если по смыслу MB_AD[0] должен использовать стандарт 2.5V - так на нем конкретно и проверьте что такое стоит что получается 3.3. А если этот пин должен быть 3.3 - то не надо писать, что "все пины в этом банке имеют I/O Standart - 2.5V".

[Yoo]

Извиняюсь, не полностью сформулировал.
В том то и дело MB_AD[0] в Pin Planer стоит 2.5V. А ругается что его VCCIO 3.3V.
Если в Device and Pins Oprions > Voltage: Default IO Standart поставить 1.5V то пишет
Info: Pin MB_AD[0] in I/O bank 5 uses VCCIO 1.5V.

Вопрос - как задать VCCIO для каждого банка? Quartus ведь не знает что я на пины VCCIO1.. VCCIO8 подал.