Покритикуйте плату, 4 слоя bga arm11 Опции

[RaaV]

Поищите ошибки в плате. Это процессорная плата контроллера.
Pcad2002. Просмотрщик прилагается.

Прикрепленные файлы

 plata.rar ( 492.44 килобайт ) Кол-во скачиваний: 516

 

[bigor]

Здравствуйте коллеги.
Почитал коментарии и решил вставить и свои "пять копеек".
Не буду выносить вердиктов, типа жилец-нежилец. Хочу только обратить внимание топикстартера на основную проблему проекта - структуру платы.
Реализация проекта выполнена на 4-слойной плате. Сигнальные слои которой, безусловно требующие согласования, расположены на внешних сторонах. Технологическая норма производства - 100/100мкм проводник/зазор.

Давайте рассмотрим недостатки, характерные для такой конструкции.
Первый, достаточно критичный, - стоимость изготовления. При такой норме производства и при таком стеке (предполагается одно ядро толщиной около 1,2мм и два препрега толщиной около 0,1мм) плата автоматически попадает в категорию дорогих в производстве плат.
По классификации многих заводов-производителей - плата с такими нормами из категории "супер", или усложненных требований к производству. Отсюда и цена. Вполне допускаю, что стоимость изготовления такого типа 4-слойных плат соизмерима со стоимостью изготовления 6-слойной платы с технологической нормой проводник/зазор 125/125мкм и более равномерным стеком.
Второй недостаток, не менее важный, - точность изготовления рисунка платы на сигнальных слоях. Как правило, точность изготовления рисунка на подавляющем количестве производств не может быть лучше +/-20-25мкм при использовании субтрактивного метода изготовления по ряду обьективных причин. При использовании полуаддитивного метода точность несколько выше, но и сам метод используется далеко не всеми производителями. Кроме того стоимость применения аддитивного метода, если верить первоисточникам, в 1,5-2 раза выше, чем субтрактивного. Таким образом, при использовании нормы производства 100/100мкм и точности изготовления +/-20-25мкм, погрешность на конечную ширину проводников будет колебатся в пределах 20-25%. Не буду пока приводить значений, как такая погрешность скажется на импедансе платы - но проблемы с согласованием могут возникнуть.
Третий недостаток, уже критичный, - толщина меди на сигнальных слоях. При использовании в качестве сигнальных внешних слоев платы, необходимо учесть, что финишная толщина меди в любом случае, как при использовании субтрактивного метода, так и при использовании аддитивного метода изготовленеия платы, будет иметь значительную толщину. Допустим, что среднепоперечная толщина меди сотавит 40мкм. Таким образом соотношение толщина/ширина проводника ориентировочно равно 1:2,5. При таком сечении проводников и расстоянии между ними равном 100мкм взаимосвязь между соседними проводниками достаточно высока. Отсюда следствие - высокий уровень кросталков между паралельными и не очень проводниками, расположенными в одном слое.
Кроме того, прямым следствием большой толщины меди будет: а) высокий уровень подтравов, что добавит нестабильности импеданса цепей; б) меньшая точность изготовления рисунка, по сравнению с более тонкой медью.
Четвертый недостаток - влияние маски на согласование линий. При расчетах импеданса не надо забывать, что цепи во внешних слоях покрыты маской. Колебания толщины маски, нестабильность проницаемости материала маски - все это привнесет еще пару ом отклонения импеданса цепей в ту или иную сторону от расчетного значения при изготовлении платы.

Как побороть указанные недостатки хотябы частично? Достаточно просто - дизайн платы необходимо выполнять на 6-слойной плате с нормой производства 125/125мкм, сигнальные цепи, требующие согласования, располагать во внутренних слоях, имеющих толщину меди 18мкм и расположенных между двумя опорными слоями. Как уже говорилось выше - стоимости изготовления плат будут вполне соизмеримы.
Какие плюсы можно получить от такой структуры? Рассмотрим в обратном порядке:
1) Маска. Ее нестабильности толщины и качества не имеет никакого влияния на сигнальные цепи, расположенные во внутренних слоях.
2) Толщина меди. При более тонкой меди и большей ширине проводников соотношение толщина/ширина проводника меняется в лучшую сторону - получим приблизительно 1:7. При большем зазоре между проводниками и наличии двух опорных слоев вместо одного, такое отношение значительно ослабит взаимное влияние соседних проводников друг на друга, что при прочих равных условиях снизит уровень кросталков.
3) При меньшей толщине меди меньше величина подтравов. Величина подтравов более стабильна по площади сигнального слоя, меньше зависит от конфигурации и взаимного расположения проводников. Если при толщине меди в 40мкм следует ожитать величины подтравов порядка 30мкм, то при меди 18мкм следует ожидать величины подтравов не более 15мкм.
4) Точность изготовления рисунка. Так как толщина меди тоньше, то и конечная точность выполнения рисунка будет выше. Можно расчитывать на точность в 20мкм, что в относительных единицах даст 16%. Таким образом уменьшается нестабильность импеданса проводников, возникшая вследствии погрешностей изготовления. Для проводников шириной и зазором в 100мкм во внешних слоях точность изготовления составит 25%, что приведет к колебаниям импеданса +/-7-8Ом по сравнению с расчетным. Для проводников же шириной и зазором в 125мкм во внутренних слоях и бОльшей точности изготовления топологии колебание импеданса составит +/-3-4Ома по сравнению с расчетным.
5) Разместив сигнальные цепи во внутренних слоях платы, внешние слои можно более эффективно использовать с точки зрения компоновки. Вполне реально в таком случае разместить чипы памяти ближе к процессору - практически вплотную. В этом случае цепи будут 1,5-2 раза короче, время распространиения меньше, отпадет всякая необходимость в выравнивании. Подключениее цепей к падам будет намного лучше чем наблюдается сейчас. Кроме того, более качественно можно будет обеспечить обвязку компонент по питанию.
6) Дополнительные слои дадут возможность более качественно выполнить подключение процессора по питанию. То что сейчас творится в слое Power иначе чем кошмаром назвать трудно.