!На чем проводим верификацию проектов FPGA/ASIC, Рейтинг используемых программ верификаци Опции

[MAZZI]

Вопрос интересен для выбора покупки лицензионного продукта, к тому же в каждой программе есть свои баги, хотелось бы купить и после не плеваться от покупки . Рекомендуйте!

[MAZZI]

Вижу объявился резкий лидер - Active-HDL, согласен интерфейс у него лучше всех, кто какого мнения от Rivera? Я по ней только галопом пробежал, т.к. щас работы много, один минус, от Active-HDL - не назначаются клавиши на любые команды. Также Active-HDL в Verilog не поддерживает Constant Function и generate глючит, Rivera это умеет. У ModelSim самый поганный интерфейс, причем MS6 ещё и не запоминает настройки интерфейса проекта, и (5.8) вообще зависал, если где-либо есть условие больше равно или меньше равно. Cadence пользовал только старенький, т.ч. ничего сказать не могу.
Кстати, VETAL, зачем проводить Актив-HDL(functional) + Моделсим(post routing)? Можно ведь все на одной сделать, Active поддерживает post routing. Да и к тому же зачем платить за две системы, особенно если и денег-то дадут только на одну, когда можно одной нормальной обойтись.