FPGA в носимой аппаратуре, Выбор семейства по минимуму токопотребления Опции

[Serhiy_UA]

Стоит задача внедрения в носимую аппаратуру FPGA (но не CPLD). Её емкость будет ниже средней, и она должна обеспечить аппаратно небольшую цифровую обработку и один-два софт-процессора.
Пока выбор на Cyclone III c NiosII (типа EP3С16), но, возможно применение чего-то и от Xilinx. Благо, есть опыт и софт от обеих этих фирм.

Кто-то прорабатывал, где, при прочих равных условиях, меньше энергопотребление для FPGA .
Чему отдать предпочтение?
Или может есть иные фирмы, с превосходством по этим параметрам.

Попутный вопрос, есть ли возможность динамического отключения от питания больших узлов внутри FPGA, с целью уменьшения потребления тока? Кто-то это уже применял?

Сообщение отредактировал Serhiy_UA - May 9 2009, 19:08

[Boris_TS]

Попутный вопрос, есть ли возможность динамического отключения от питания больших узлов внутри FPGA, с целью уменьшения потребления тока? Кто-то это уже применял?

Не очень давно этот вопрос уже обсуждался на форуме, в результате получилось что для отключения узлов внутри ПЛИС возможно только отключать clock (можно колдовать и с RESET для части схемы, но снятие clock дает больше). А вот как именно отключать - это уже надо смотреть конкретную реализацию - у Xilinx в Spartan-3x глобальные clock буфера сделаны как мультиплексоры (BUFGMUX), позволяющие переключаться между 2 разными входами, часто один из входов вешают на '0' и, соответственно, переключение на оный приведёт к остановке фрагмента схемы. Также у Xilinx есть возможность подавать входной clock на DCM (Digital Clock Manager) через BUFGMUX, что позволяет полностью снять clock и с DCM (правда потом этот DCM надо аккуратно запускать).

К сожалению, личного опыта не имею - ПЛИС у меня небольшие (Spartan-3AN 50 и 200) - жрут мало, а энерговооруженность объектов считается киловатами.