CycloneIII и LCD TFT, Реализация SN75LVDS84A в CycloneIII Опции

[Diman_]

Здравствуйте.
Долго не занимался FPGA, а тут возникла необходимость подключить TFT LCD к CycloneIII. Для сопряжения идеально подходит SN75LVDS84A. Вопрос - можно реализовать SN75LVDS84A внутри FPGA ? Чтение "Cyclone III Device Handbook, Volume 1" и "CIII51008-1.3" на скорую руку не добавило ясности. Не совсем понятно поддерживается ли стандарт LVDS 1.2V single ended. Планируется EP3C5 (EP3C10). В документации есть оговорка "The differential SSTL-2, SSTL-18, HSTL-18, HSTL-15, and HSTL-12 I/O standards are only supported on clock input pins and PLL output clock
pins. PLL output clock pins do not support Class II interface type of differential SSTL-18, HSTL-18, HSTL-15, and HSTL-12 I/O standards." Если HSTL-12 - это и есть LVDS 1.2v, то его поддерживают не все LVDS ноги, а только выходы PLL ???

[Methane]

Вопрос - можно реализовать SN75LVDS84A внутри FPGA ?

Нет, конечно. Там же во флат-линке частоты дикие. Нужно FPGA раз в 10 быстрее.

[Diman_]

Нет, конечно. Там же во флат-линке частоты дикие. Нужно FPGA раз в 10 быстрее.

Может я ошибаюсь, но пиксельная скорость 50МГц. 7бит на канал => 50МГц * 7 = 350 МГц, что для CycloneIII не предел.

[Leka]

Может я ошибаюсь, но пиксельная скорость 50МГц.

На всякий случай, стандартно - 65МГц для 1024х768 @60Гц.