Правильный выбор ПЛИС для проекта, подскажите аналоги Опции

[Vitaliy_ARM]

Вибираю плисину для проекта.

Ориентировочно нужно:
- около (+/-3000) 16 000 макроячеек.
- 22 LVDS входа.
- Корпус не больше QFP-208 и не BGA.
- Как можно дешевле

Ориентируюсь только в Альтере и то слабовато.
Из всего подхдит циклон 3 EP3C16 в корпусе 240ног, но корпус большой.

Подскажите пожалуйста аналоги у Xilinx и Lattice, на что смотреть?

[AJIEKCEu]

В общем сейчас оцениваю спартан 3А по этой таблице:
Logic Cells для XC3S700A по нему 13K. Правда корпус BGA-й.

Что-то мне подсказывает, что LogicCells и MacroCells - могут быть вполне себе разными вещами.
К сожалению, в даташите на спартан3А не раскрывается понятие CLB. А вот в даташите на спартан3 например - раскрывается. И в одном CLB находится 4 "slice", в каждом из них - 2 триггера и 2 LUT.
Итого получаем - 8 пар "триггер + LUT" в CLB. А теперь из даташита: XC3S700A - 5888 "slice"ов, то есть *2= 11776 пар "LUT+триггер".

В общем я не могу ручаться, что вам не хватит ресурсов. Но по крайней мере отнеситесь к этому внимательно. Как вариант - если схема уже есть - попробуйте выполнить синтез.

ЗЫ. И кстати, в вашей же таблице написано 13К, а вы говорите - вам надо 16К+-3К. А вдруг будет "+"?

[Vitaliy_ARM]

ЗЫ. И кстати, в вашей же таблице написано 13К, а вы говорите - вам надо 16К+-3К. А вдруг будет "+"?

Это я пока априорно прикидываю. Скорее всего будет в два раза меньше. Сейчас хочу взять плису пожирнее,
и сделать макет. Потом уже определюсь, какая точно нужна. Сейчас главное определить фирму. У альтеры что-то совсем плохо дела обстоят с LVDS.

XP2 точно. У него fMAX_IOE = 311 МГц для самого тормозного спидгрейда. Про ECP2 не в курсах.

Отлично, надо посмотреть на их DSP библиотеку. Вы случаем не использовали процессор от них LatticeMico32?