Правильный выбор ПЛИС для проекта, подскажите аналоги Опции

[Vitaliy_ARM]

Вибираю плисину для проекта.

Ориентировочно нужно:
- около (+/-3000) 16 000 макроячеек.
- 22 LVDS входа.
- Корпус не больше QFP-208 и не BGA.
- Как можно дешевле

Ориентируюсь только в Альтере и то слабовато.
Из всего подхдит циклон 3 EP3C16 в корпусе 240ног, но корпус большой.

Подскажите пожалуйста аналоги у Xilinx и Lattice, на что смотреть?

[SM]

Ну вот я работаю с LFXP и перехожу на LFXP2. Левер 7.2, синплифай 9.6.2 - проект забивает кристалл на 89% по слайсам, времянка довольно жесткая. Никаких проблем нет. Проект веду в синплифае. Не квартус, конечно, но в общем впечатления исключительно положительные. И выбор их ПЛИС у меня на равне с альтерой и ксилинксом, а где-то и впереди них.
Главное - не использовать precision - а то и будет такое, что как чуть что, так не лезет, или по констрейнам мимо, или не собирает. Он, прецижн, слишком оптимистично оценки строит пре-раутовые.

Что касается левера - это не есть среда Это тулз для place/route. И он не умеет компилировать ни vhdl, ни verilog. Среда для лэтиса должен быть синплифай, и без вариантов.

[Vitaliy_ARM]

Приблизительно так. Для более точной информации загляните в

Посмотрю. Я так понимаю, предпочтение лучше отдать S3A?

Ну вот я работаю с LFXP и перехожу на LFXP2. Левер 7.2, синплифай 9.6.2 - проект забивает кристалл на 89% по слайсам, времянка довольно жесткая. Никаких проблем нет. Проект веду в синплифае. Не квартус, конечно, но в общем впечатления исключительно положительные. И выбор их ПЛИС у меня на равне с альтерой и ксилинксом, а где-то и впереди них.
Главное - не использовать precision - а то и будет такое, что как чуть что, так не лезет, или по констрейнам мимо, или не собирает. Он, прецижн, слишком оптимистично оценки строит пре-раутовые.

Что касается левера - это не есть среда Это тулз для place/route. И он не умеет компилировать ни vhdl, ни verilog. Среда для лэтиса должен быть синплифай, и без вариантов.

Вот с прицижином мы и долбались . Это кашмар какой-то. Я в лэтисе не специалист, дайте пожалуйста ссылочку для ознакомления с синплифаем 9.6.2. И еще вопрос, как там обстоят дела с библиотеками для DSP, например реализации CIC, FIR фильтров у лэтиса есть?

[des00]

И еще вопрос, как там обстоят дела с библиотеками для DSP, например реализации CIC, FIR фильтров у лэтиса есть?

это все что вам надо ? может я что то не понимаю, но CIC фильтр делается за пару минут, FIR минут за 5. И для этого нужно покупать дорогие тулзы типа SystemGenerator

[Vitaliy_ARM]

это все что вам надо ? может я что то не понимаю, но CIC фильтр делается за пару минут, FIR минут за 5. И для этого нужно покупать дорогие тулзы типа SystemGenerator

Поделитесь ссылками или доками пожалуйста, что такое FIR и с чем его едят знаю, про CIC не очень.
Коды этих фильтров на VHDL и Verilog с успехом умеет генерить Matlab (подробно пока еще не разбирался, чего он умеет, но что-то генерит).
Еще нужен NCO генератор, остальное не проблема.

Нет. Но вот в XP2 зато планирую использовать USB2.0 High Speed Device корку (без процессора в смысле проца общего назначения). Пока только собирал ее в целях того, чтобы понять, сколько места она съест.

Неплохое семейство и цена давольно хорошая.

[des00]

Поделитесь ссылками или доками пожалуйста, что такое FIR и с чем его едят знаю, про CIC не очень.
Коды этих фильтров на VHDL и Verilog с успехом умеет генерить Matlab (подробно пока еще не разбирался, чего он умеет, но что-то генерит).
Еще нужен NCO генератор, остальное не проблема.

код 4-х разных видов FIR выкладывал на форум, киньте в личку мыло вышлю доки и базовые коды CIC(System Verilog). NCO на этом форуме выкладывали на VHDL/Verilog, там работы минут на 5 %). Вышлю еще доки по NCO.

[Vitaliy_ARM]

код 4-х разных видов FIR выкладывал на форум, киньте в личку мыло вышлю доки и базовые коды CIC(System Verilog). NCO на этом форуме выкладывали на VHDL/Verilog, там работы минут на 5 %). Вышлю еще доки по NCO.

Спасибо!
mail бросил в ЛС.