реклама на сайте
подробности

 
 
> Как перевести на русский timing closure?
abarsky111
сообщение Nov 3 2005, 17:01
Сообщение #1





Группа: Участник
Сообщений: 6
Регистрация: 2-11-05
Пользователь №: 10 411



Привет всем!
Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как?
Спасибо всем за отзывы!
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
FPGA
сообщение Nov 3 2005, 17:44
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Цитата(abarsky111 @ Nov 3 2005, 20:01)
Привет всем!
Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как?
Спасибо всем за отзывы!
*

Переводится только в общем контексте. Как минимум, нужна полная фраза. Лучше - абзац. И обязательно надо знать, о какой области техники идет речь.
Go to the top of the page
 
+Quote Post
abarsky111
сообщение Nov 3 2005, 19:27
Сообщение #3





Группа: Участник
Сообщений: 6
Регистрация: 2-11-05
Пользователь №: 10 411



Цитата(FPGA @ Nov 3 2005, 20:44)
Цитата(abarsky111 @ Nov 3 2005, 20:01)
Привет всем!
Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как?
Спасибо всем за отзывы!
*

Переводится только в общем контексте. Как минимум, нужна полная фраза. Лучше - абзац. И обязательно надо знать, о какой области техники идет речь.
*



Речь идёт об устройствах FPGA, перевожу описание для начинающих с английского на русских. Остановился на "временном равновесии", другого ничего в голову не пришло.
Встречаются вот такие выражения:
The term timing closure refers to analyzing a design or architecture to detect and correct any problematic timing paths.
...
Not only does this stretch out the design and timing closure process, but it also...
...
...before you get to achieve timing closure on your design.

Насколько я понял из описания, этот процесс подразумевает манипулирование внутренностями устройства с тем чтобы оно (устройство FPGA) соответствовало заданным временным ограничениям?

Заранее спасибо всем за помощь!
Go to the top of the page
 
+Quote Post
FPGA
сообщение Nov 3 2005, 21:15
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Цитата(abarsky111 @ Nov 3 2005, 22:27)
Остановился на "временном равновесии", другого ничего в голову не пришло.

*

Я бы сказал "временнОе соответствие" или "процесс обеспечения заданных временнЫх параметров", поскольку
Цитата(abarsky111 @ Nov 3 2005, 22:27)
...этот процесс подразумевает манипулирование внутренностями устройства с тем чтобы оно (устройство FPGA) соответствовало заданным временным ограничениям...
*

Вы абсолютно правильно это поняли. А вообще, хорошее дело затеяли. Удачи! smile.gif
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2025 - 07:23
Рейтинг@Mail.ru


Страница сгенерированна за 0.01378 секунд с 7
ELECTRONIX ©2004-2016