Цитата(zverek @ Aug 11 2009, 03:29)

С Virtex'ами не работал, провести корректное сравнение не могу, но составить примерную картину о Virtex-6 было бы очень кстати. Судя по даташитам Virtex-6 хуже Strativ IV (как минимум обратил внимание на то, что первый не поддерживает PCIe V2 x8), но вопрос насколько? Virtex-6 в основном придется использовать для отладки ASIC'а (Design Compiler), как с этим обстоят дела у Virtex?
я бы смотрел на количество регистров (флип-флопов) - это объективный параметр, а трассировочные ресурсы, упаковка логики и т.п. это все проект-депендент
у старшего V6 ~950К
у старшего SIV ~400К UPD: есть на ~550К - но это все-равно меньше
то есть вдвое больше
ну и памяти 25М у виртекса против 23М у стратикса - то есть практически поровну, причем организация памяти у виртексов лучше - без встроенного процессора М144К девать вобщем некуда, а цифру они увеличивают
но нужно учесть, что V6 наверно в природе пока нету, а если и есть, то проблем с ними больше чем пользы, а SIV уже года два(?) как анонсирован и вроде бы год(?) назад сэмплы можно было уже купить
ну и из бытовой логики - какой смысл Ксайлинсу с задержкой на два года выпускать чип равный конкурентному?
мы всегда остарожничаем - предыдуший АЗИК прототип делали на V5 (UPD: V4), нынешний на SIII - ну его на

бег впереди поезда
про всяческие фичи типа PCIe не могу сказать, ну и трудно представляю их смысл для прототипирования АЗИКа