Цитата(Rst7 @ Oct 4 2009, 20:36)

Зачем тут весь проект? Минимальный код, который приводит к проблеме в студию.
Простите, но я не понимаю вашего вопроса.
Есть в проекте два модуля, написанных на Verilog. Из одного есть выход, в другом вход. Зачем тут код?
Вопрос про то, была ли подобная проблема в софте или в семействе ПЛИС. А два модуля рядом, если только их разместить в проекте, а все остальное убрать, синтезятся и упаковываются без проблем.
Я прояснил ситуацию?