Измерение пикосекундных интервалов на FPGA Опции

[Отображаемое Имя]

Добрый день,

У меня стоит задача, сделать схему измерения интервалов на FPGA.
Проблема в том что нужна высокая точность - 70 пс. Так что считать "в лоб" не получится.
Кто нибудь делал что-либо подобное? Буду признателен за любые идеи.

Спасибо.

[Kuzmi4]

2 khach - что то похожее на первый вариант проходили есчё в универе вроде. Только вы уверены что это сгодится для

высокая точность - 70 пс

??

[khach]

2 khach - что то похожее на первый вариант проходили есчё в универе вроде. Только вы уверены что это сгодится для ??

70 ps - все зависит от джиттера внутри FPGA. Т.е от качества питания, разводки, немного от самого дизайна. Если делать интерполятор на рассыпухе ЭСЛ- то 70 пс свободно получаются. Если на отдельной CPLD типа coolrunner- то тоже без особого напряга. А на базе spartana или Virtex - как когда, бывали грабли. Ну и самокалибровку надо закладывать в схему обязательно, если это будет FPGA.

[AlexandrY]

Бред.
У ECL время нарастания 500 ps, о каких измерениях в 70 пс интервалах может идти речь?
ECL даже дернуться не успеет.
Даже SiGe (200 ps) и InPhi (80 ps) слабо подходят.
Про FPGA на CMOS даже заикаться не стоит.
Вернее FPGA применяют в тех приборах что измеряют 70 пс, но не в сэмплерах.

70 ps - все зависит от джиттера внутри FPGA. Т.е от качества питания, разводки, немного от самого дизайна. Если делать интерполятор на рассыпухе ЭСЛ- то 70 пс свободно получаются. Если на отдельной CPLD типа coolrunner- то тоже без особого напряга. А на базе spartana или Virtex - как когда, бывали грабли. Ну и самокалибровку надо закладывать в схему обязательно, если это будет FPGA.