Цитата(yes @ Oct 27 2009, 06:23)

при проектировании платы тактовый сигнал был заведен на нетактовую ножку, можно ли как-либо тактировать PLL в STRATIX III без исправления платы?
желательно, конечно, чтобы при этом еще работал тайминг анализ по этому клоку.
даташита нет под рукой, но каскадировать PLL умели уже 2 ые стратиксы(если судить по даташиту), так что по идее нет проблем подать любой сигнал через CLKCTRL на вход PLL.