в даташите есть картинка, по которой вроде бы "да"
но на практике не выходит,
подскажите волшебные слова

пытался так
Код
input wire adcl1_dco_p,
wire clki;
//LCELL bf(.in(adcl1_dco_p), .out(clki));
//clkctrl cc(.inclk(adcl5_dco_p), .outclk(clki));
clkctrl cc(.inclk(clkr), .outclk(clki), .ena(knob_n[1]));
pll pll(clki,clk);
Error: Can't place Left/Right or Top/Bottom PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" -- I/O pin adcl1_dco_p (port type INCLK of the PLL) is assigned to a location which is not connected to port type INCLK of any PLL on the device
или
Error: Clock input port inclk[0] of PLL "pll:pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" must be driven by a non-inverted input pin or another PLL, optionally through a Clock Control block
Цитата(des00 @ Oct 27 2009, 15:40)

даташита нет под рукой, но каскадировать PLL умели уже 2 ые стратиксы(если судить по даташиту), так что по идее нет проблем подать любой сигнал через CLKCTRL на вход PLL.
каскадируются pll по отдельным/специальным проводам
Эскизы прикрепленных изображений