Все теже IP Cores, от Actel и для Actel Опции

[GGGG]

Здравствуйте!

Наверняка найдутся люди которые знают и/или работали с IP Cores от Actel.
Очень хотелось бы услышать мнения по этому вопросу, а именно:
- в каком виде эти "корки" реально приходят к разработчику
- целесообразность их покупки
- перспективы с модернизацией и/или переделкой их для других проектов
- на сколько быстрее получается реализация проекта, если используешь готовое ядро
- удобство в отработке
- и т.д.

Вопросы может быть и не очень уместные, но уж простите, ни разу не держал в руках, а тут может быть предстоит поиграться и с такими вещами. Вот и хочеться сначала узнать у знатоков про это побольше чтобы знать "своего врага в лицо".

На Питер просьба не ссылаться, т.к. интересуют мнения разработчиков, а не продовцов .

Спасибо.

[Rob]

>Надо 1553 и 8051 и то и то есть в инете и здесь мельком видел, но!:


Так скачай и посмотри
http://www.actel.com/products/ip/search/detail.aspx?id=490
За просмотр они денег не берут
Из даташиты будет видно подходит или нет
1553 семь лет назад я писал сам -
заняло 1 месяц все понять
2 недели нарисовать в Viewdraw
и месяц запихнуть в 42МХ

То что они предлагают хорошо с точки зрения вешания лапши заказчикам - купить платку, наваять чуть своего кода, показать и срубить денег на дальнейшее развитие
Плюсы корки - очень быстрый скачок от предварительной договоренности к прототипу

Минусы - если покупатель вруг захочет какой нибудь бантик типа mode code 21, то с готовой коркой проще будет пойти и закопаться на кладбище, потому что будет легче переписать все с нуля, чем переделать архитектуру готового блока.

>У Xilinx PCI-корка поставляется в виде нетлиста. Ее, конечно, можно конфигурировать, но вот доработать не получится
А как симулировать?

[makc]

>У Xilinx PCI-корка поставляется в виде нетлиста. Ее, конечно, можно конфигурировать, но вот доработать не получится
А как симулировать?

Очень просто: в ISE есть программа netgen, которая из оттранслированного проекта может сделать эквивалентный (но не синтезируемый повторно) модуль на vhdl или verilog. Именно такой модуль Xilinx и поставляет для моделирования своей корки. Т.е. моделировать можно, а вот доработать и синтезировать не получится - пользуйтесь готовым нетлистом.

[gab]

>У Xilinx PCI-корка поставляется в виде нетлиста. Ее, конечно, можно конфигурировать, но вот доработать не получится
А как симулировать?

Очень просто: в ISE есть программа netgen, которая из оттранслированного проекта может сделать эквивалентный (но не синтезируемый повторно) модуль на vhdl или verilog. Именно такой модуль Xilinx и поставляет для моделирования своей корки. Т.е. моделировать можно, а вот доработать и синтезировать не получится - пользуйтесь готовым нетлистом.

Именно из-за этого пользуюсь PCI с opencores
5 проектов, полёт нормальный.

[makc]

Очень просто: в ISE есть программа netgen, которая из оттранслированного проекта может сделать эквивалентный (но не синтезируемый повторно) модуль на vhdl или verilog. Именно такой модуль Xilinx и поставляет для моделирования своей корки. Т.е. моделировать можно, а вот доработать и синтезировать не получится - пользуйтесь готовым нетлистом.

Именно из-за этого пользуюсь PCI с opencores
5 проектов, полёт нормальный.

А каков расход ресурсов?

Для сравнения у Xilinx на Spartan3-400 PCI-корка с одним базовым регистром (не мастер) занимает около 10% кристалла (4% - триггеров кристалла и 5% - логических ячеек).