VHDL синтезирование задержек Опции

[%-)]

нужно сформировать из исходного сигнала - сигнал с некой задержкой 10 - 30 нс

ПЛИС Cyclone-II с градацией -8

Можно ли синтезировать задержки таким способом:

...
signal a:std_logic;
signal b:std_logic;
...
b<=a or a; -- 8NS Delay

b<=(a or a) or a; --16NS delay

или синтезатор оптимизирует и обрежет?

как правильнее? (PLL и внешнююсинхронизацию не предлагать)

[Shtirlits]

Времянки видно, но я решительно не понимаю, в чем затруднение?

[%-)]

Времянки видно, но я решительно не понимаю, в чем затруднение?

как привязать остальные сигналы к CLOCKOUT ?

завести счётчик CLKOUT? и в зависимости от его значения ловить данные и адрес?

P.S. никогда не нарезал сигналы по клоку.

Люди!
Покажите как это делается!!!

[des00]

как привязать остальные сигналы к CLOCKOUT ?
Покажите как это делается!!!

в ваших предыдущих темах вам несколько раз рассказывали как это делается. поднимите старые темы.

если на картинке все что вам нужно, то я бы сделал как то так

Код

wire clk = clkout_from_pll_in_zero_buffer_mode;

always_ff @(posedge clk) begin
  // IO register latch
  a_reg   <= a;
  d_reg   <= d;
  nrd_reg <= nrd;
  nwr_reg <= nwr;
  ncs_reg <= ncs;
  //
  write   <= ~nwr_reg & ~write & ~ncs_reg;
end

always_ff @(posedge clk) begin
  if (write) begin
    case (a_reg)
      // bla-bla-bla
    endcase
  end
end

PS. Write access достаточно одного такта.

[%-)]

в ваших предыдущих темах вам несколько раз рассказывали как это делается. поднимите старые темы.

если на картинке все что вам нужно, то я бы сделал как то так

Код

wire clk = clkout_from_pll_in_zero_buffer_mode;

always_ff @(posedge clk) begin
  // IO register latch
  a_reg   <= a;
  d_reg   <= d;
  nrd_reg <= nrd;
  nwr_reg <= nwr;
  ncs_reg <= ncs;
  //
  write   <= ~nwr_reg & ~write & ~ncs_reg;
end

always_ff @(posedge clk) begin
  if (write) begin
    case (a_reg)
      // bla-bla-bla
    endcase
  end
end

PS. Write access достаточно одного такта.

огромное спасибо

у вас CLK берется с PLL плис, но процессор имеет свой CLKOUT - можно ли на него зацепиться через входной пин плис?

в какой момент можно изменить адрес у памяти? во время Transition Time?

можно ли CLKOUT(133МГц) взять с платы проводом длиной 15 см , присоединив резисторы по 33 ом к процессору и входной ноге плис?

Сообщение отредактировал %-) - Nov 30 2009, 07:31

[SM]

можно ли CLKOUT(133МГц) взять с платы проводом длиной 15 см , присоединив резисторы по 33 ом к процессору и входной ноге плис?

К ноге ПЛИС не надо резистора, только у источника сигнала.