pll в цык-2, как сделать Опции

[%-)]

нужно задействовать pll в циклон-2 фпга.

на вход CLK0 подана частота с кварцевого генератора 50мгц

требуется получить частоту 150 мгц и использовать внутри фпга. на внешнюю ножку не надо.

гуру, помогите vhdl-фрагментом как юзать PLL

[%-)]

1) с PLL разобрался. работает

2) с памятью разобрался - адрес увеличивается исправно

3) запись в регистры глючит

обращение к регистрам когда A=0, WE=0, CE=0

пересылка данных для памяти когда A=1, WE=0, CE=0

ГЛЮК: регистры отрабатывают независимо от того A=1 или 0 - срабатывают по-любому

делал нарезку:
WE,CE,A,D

по фронту Clk проверял A, WE, CE, исходя из результатов сравнения - присваивал регистрам значения.

Обращения к регистрам сделано через порт:

*(short*)(BaseAddr+0x000) = Data

Обращение к памяти через порт:

*(short*)(BaseAddr+0x100) = Data

Нетрудно догадаться , что смещение 0x000 и 0x100 - порождается адресным битом A

Но при записи в память иногда происходит запись в регистры с какого-то перепугу.

как побороть проблему?

[des00]

обращение к регистрам когда A=0, WE=0, CE=0

пересылка данных для памяти когда A=1, WE=0, CE=0

Обращения к регистрам сделано через порт:

*(short*)(BaseAddr+0x000) = Data

Обращение к памяти через порт:

*(short*)(BaseAddr+0x100) = Data

1. как то смещение +0x100 не вяжется с +1
2. signal tap вам в помощь

[%-)]

1. как то смещение +0x100 не вяжется с +1

данные пишим в этот порт - очень много... адрес увеличивается сам - ПЛИС выставляет после поднятия строба записи

2. signal tap вам в помощь

дорого обойдется

[des00]

дорого обойдется

дорого в смысле ресурса ? ~500-800 плиток логики + пара блочков памяти в сыклонах точно найдется. я использую его даже на первых самых маленьких сыклонах при 99% забитости кристалла. Если уж вы не умеете моделировать, рекомендую хотя бы использовать сигнал тап (осваивается за 10минут).

дорого в смысле денег? собрать усб бластер можно на коленке, спаяв макетку с FTDI + максом 3000/авркой/51/и т.д. и т.п.