Компактная МПП с BGA, Методикой проектирования HDI PCB поделитесь... Опции

[kinsky]

Друзья,
нужен совет.
Делаю маленькую МПП 35х45 мм. На ней процессор BGA 0.65, DDR2 BGA 0.8, Flash BGA 0.8 и две TQFP24, с краю платы разъём под microSODIMM 172p connector.

DDR2 333MHz должна стоять практически вплотную к процессору.

Собственно, вопросы:
1. Правильно ли я понимаю, что достаточно соблюсти следующие условия: длины проводников в байте выровнять до+-2 мм, CLK = ~CLK > DATA на 1-2 мм, остальные сигналы +- 10мм ?

2. Какой стек платы можно рекомендовать для такого плотного монтажа? Мы не собираемся излишне экономить, пытаясь влезть в 6 слоёв, но и экзотические варианты МПП, типа stacked microvia, не хотелось бы использовать
Если, например взять стек 2-4-2 ( микровиа 1-2, 2-3, 6-7, 7-8 сквозные 2-7)
1 SMT/GND
2 signal
3 signal
4 power1
5 power2
6 signal
7 signal
8 SMT/GND
В 1 слое думаю пролить землю между шариками, а на на второй слой опустить сигналы через микровиа в падах.
Стоит ли в таком стеке использовать 1-й слой как опорный для 2 и 3, при этом 3 и 4 разделить толстым ядром?
Может посоветуете другой стек?
В какие слои лучше запихнуть DATA, а в какие ADDR и Control?

[bigor]

Друзья,
нужен совет.
Делаю маленькую МПП 35х45 мм. На ней процессор BGA 0.65, DDR2 BGA 0.8, Flash BGA 0.8 и две TQFP24, с краю платы разъём под microSODIMM 172p connector.

DDR2 333MHz должна стоять практически вплотную к процессору.

Собственно, вопросы:
1. Правильно ли я понимаю, что достаточно соблюсти следующие условия: длины проводников в байте выровнять до+-2 мм, CLK = ~CLK > DATA на 1-2 мм, остальные сигналы +- 10мм ?

При столь малых расстояниях и ровнять не стоит. ИМХО.
Пока будете петли водить - захламите все свободное пространство, которого совсем чуть при таком плотном размещении компонентов.

2. Какой стек платы можно рекомендовать для такого плотного монтажа? Мы не собираемся излишне экономить, пытаясь влезть в 6 слоёв, но и экзотические варианты МПП, типа stacked microvia, не хотелось бы использовать
Если, например взять стек 2-4-2 ( микровиа 1-2, 2-3, 6-7, 7-8 сквозные 2-7)
1 SMT/GND
2 signal
3 signal
4 power1
5 power2
6 signal
7 signal
8 SMT/GND
В 1 слое думаю пролить землю между шариками, а на на второй слой опустить сигналы через микровиа в падах.
Стоит ли в таком стеке использовать 1-й слой как опорный для 2 и 3, при этом 3 и 4 разделить толстым ядром?
Может посоветуете другой стек?
В какие слои лучше запихнуть DATA, а в какие ADDR и Control?

Я бы предложил чуть по другому:
L1 SMT/GND
L2 signal
P3 plane (лучше GND, если BGA на ТОРе, можно и PWR)
L4 signal
L5 signal
P6 plane (PWR, если предыдущий plane - GND)
L7 signal
L8 SMT/GND
В слоях L2 signal и L7 signal - разводим клоки и наиболее критичные цепи.
Слепыми переходными с L1 на P3 закидываем наиболее массированную групу межсоединений. Как правило это земля.
Таким образом в области непосредственно под BGA в проекции слоев L4 signal и L5 signal освободится сравнительно много места для трассировки.
Конечно, между слоями L4 signal и L5 signal неплохо было бы расположить еще парочку прэйновых слоев, например питающих, а слой P6 plane, который станет восьмым, тоже сделать земляным. Но это уже Вам решать, сколько слоев нужно задействовать.
P.S. Один из прейэновых слоев обязательно должен быть земляным. Не стоит всю землю выносить только во внешние слои. При таком расположении вы не добьетесь качественой передачи по высокоскоростным цепям.
P.P.S. Если планируете использовать стековые переходные на подобии вот таких:

то увеличение количества слоев с 8-ми до 10-и не особо скажется на стоимость изготовления.

[kinsky]

Конечно, между слоями L4 signal и L5 signal неплохо было бы расположить еще парочку прэйновых слоев, например питающих, а слой P6 plane, который станет восьмым, тоже сделать земляным. Но это уже Вам решать, сколько слоев нужно задействовать.

Пару слоёв добавлю, не жалко
Только тогда я совсем запутался с импедансами.Относительно каких слоёв их высчитывать?
Или, согласно общему мнению, на таких длинах плюнуть на импедансы, развести память дорожками по 4 мил и не париться?

Исходя из вашей рекомендации получается чт0-то типа так:
HDI PCB 0.8 mm
1-SMT/GND 18um
prepreg 50um
2-signal(clocks, controls) 18um
prepreg 50um
3- power (1v8) 18um
core 100um
4- signal ( data) 18um
prepreg 50um
5- GND 18um
core 100um
6 - GND 18um ???
prepreg 50um
7- signal ( data) 18um
core 100um
8-power (1v2, 3v3) 18um
prepreg 50um
9-signal(clocks, controls) 18um
prepreg 50um
10- SMT/GND 18um

Пойдёт? Смущает то, что в центре получилось две земли...

заливать топы с боттомами землей смысла не вижу, их надо набить по максимуму сигналами.

Надо заливать. Нужно максимально ослабить помехи от платы, она будет использоваться в радиоприёмной аппаратуре, где помехи от проца смерти подобны. Ещё экранчик, наверное, сверху поставлю.

Что касается импедансов - на таких длинах дорог IMHO можно на эту тему не париться вообще, как и с выравниванием. А вот с кроссталками поосторожнее, особенно меж buildup-слоев (1-2 и 6-7 в моем случае), хотя и они тоже не велики, если дорожки до 1-2 см одна под другой.

Очень подмывает забить на импедансы. Вы, я так понимаю, в своей плате не заморачивались импедансами и длинами?

А 7 слоёв это как? Несимметричная PCB? Зачем?