Проблема с TRI буферами в EPF10K10QC208-3, Не синтезируется структура с TRI буферами на каждый вывод ПЛИС Опции

[GW83]

Доброго времени суток.

У меня есть проект в Quartus II 8.0 Web Edition, AHDL, EPF10K10QC208-3.

Когда я пытаюсь ко всем используемым 108 выводам подсоединить примитив TRI с управлением своим сигналом oe от регистра для каждого выхода, Quartus пишет, что не может это синтезировать с ошибкой типа:
Error: Node "out[48]~156" of type logic cell has no legal location
Error: Can't find fit
где out - BIDIR port, который привязан к внешним выводам ПЛИС.

Fitter effort установлено в Standard Fit.
В то же время, если использовать один сигнал oe для группы выводов - например, 2 группы по 54 вывода, структура синтезируется.
Никаких присваиваний, кроме присваиваний элемнтов шины out внешним выводам, и других портов, выполнено не было.

Означает ли это сообщение, что такую структуру синтезировать в этой м/c в принципе нельзя?

[GW83]

То есть если в проекте оставить 48 выводов с разными OE, он отсинтезируется?
ДА. Более точно, первые 47 синтезируются (нумерация с 1), последний - подсоединен к PIN_120, а на 48-м, который назначен на PIN_119, происходит первая такая ошибка. Если отключить этот вывод, и попробовать синтезировать, то такое же сообщение (типа Error: Node "out[XX]~156" of type logic cell has no legal location) появляется и на несколько других из оставшихся используемых 108. Если их выборочно отключить, то структура с оставшимися выводами синтезируется.

[DmitryR]

Думаю, что трассировочных ресурсов не хватает, и тогда с этим ничего не сделать. Попробуйте уменьшить количество сигналов, идущих к IO. Например посмотрите, как формируется логика set/reset для триггеров данных и OE: если каждый триггер еще и свою логику сброса имеет - точно никаких ресурсов не хватит.