Переход с прескалера на логику с малыми шумами Опции

[Шаманъ]

Приветствую всех!

Нужно сигнал с прескалера SP8908 завести на Альтеру EPM570, при том очень важно не нахватать лишних шумов.

Пока основной вариант - усилить сигнал с прескалера усилителем на MMIC (SGA-4286) и завести на подсмещенный вход альтеры...

Подскажите, может есть лучший вариант?

Да, частота 180...220МГц

Заранее спасибо!
Олег

[Шаманъ]

Если не секрет, какие характеристики хотите иметь на выходе, а ну как они окажутся недостижимыми. Я сам близкую задачу сейчас решаю: http://electronix.ru/forum/index.php?showt...AD9912&st=0, но мне казалось что её надо решать снизу вверх, а не наоборот!?

Ваша задача явно отличается от моей. Я бы сказал она (16bit DDS@1GHz) какбы малореальна для обычных смертных, возможно ее можно решить как-то по другому (без таких ДДС) ?.. По Вашей теме замечу, что огромные таблицы синусов/косинусов для реализации ДДС в FPGA насколько мне известно никто не пользует - есть алгоритмы вычисления всего этого дела, которые достаточно широко используются (ключевое слово для поиска инфы - CORDIC).

И что за сигнал такой 1.4...1.7 ГГц, может Вы и впрямь там шаманите?!

Это диапазон ГУНа в синтезаторе... А насчет шаманства - есть такое - без этого никак

Да-да-да, характеристики в студию: шаг, диапазон, уровень побочных составляющих, шумов (на 1, 10, 100 кГц), скорость и пр. Может, однопетлевая схема с опорным ДДС сойдет, если тактуху грамотно подобрать.

Если вопрос ко мне, то уже писал основное. Повторюсь и уточню:

Конечная цель обеспечить перекрытие диапазона 6.5...35МГц с шагом порядка 0.01Гц (при планируемом варианте шаг не проблема)
Уровнь шума при отстойке 1кГц -140дБн/Гц, при 10кГц и дальше -150дБн/Гц (это цель желаемая).
Если получу -130дБн/Гц и -140дБн/Гц соответственно, то впринципе буду доволен...
Время перестройки некритично (порядка 10-20мс при перестройке на +-500кГц устроит, при планируемом варианте получается лучше)
Уровень дискретных побочных составляющих в полосе +-500кГц от основного тона лучше -120дБн (-100дБн допустимо, если таких палок немного).

В принципе все это я получаю используя отработанную схему однопетлевого синтезатора с ДДПКД (ДПКД управляемый сигма-дельта модулятором третьего или четвертого порядка). Единственная проблема это сделать ДПКД с Fin до 2ГГц и Кд 50...200, причем нужно иметь возможность изменять Кд в пределах N-4...N+3 (или N-8...N+7) каждый период счета...

Пока подходящего варианта у меня нет, поэтому планируются костыли в виде прескалера /8 и ДДПКД после него, но при этом частоту сравнения придется понизить и шум будет в допустимых, но не желаемых пределах (см. выше), к тому же это практически без запаса выходит (из-за чего и возникли вопросы по минимизации шума везде где только можно). Ну и хочется большего, тем более решение как бы рядом (поднять частоту сравнения = уменьшить Кумножения в петле), но делитель...

С НМС700 я бы связался если бы точно знал, что она решит мою проблему, но после прочтения датащита мучают меня сомнения что у нее будет все хорошо со спурами - сильно мучают (про прочие напряги я уже писал в теме)...

С ДДС связываться не хочу - однопетлевой вариант с ДДС, ИМХО, ничего не решит, но он сложнее F-N синтезатора, а параметры запросто могут получиться хуже, чем у варианта "с костылями" ...

Сообщение отредактировал Шаманъ - Jan 27 2010, 17:58

[VCO]

С НМС700 я бы связался если бы точно знал, что она решит мою проблему, но после прочтения датащита мучают меня сомнения что у нее будет все хорошо со спурами - сильно мучают (про прочие напряги я уже писал в теме)...

ЧФД HMC700 работает от 100 МГц и выше, судя по даташиту, хотя я работал и от 20 МГц, а вот HMC701 работают на более низких частотах, а уровень спур и уровень шумов дробночисленного синтезатора зависят не только от микросхемы...Здесь считать и моделировать надо, но чо-то я думаю, что на ПЛИС всё получится хуже, чем на HMC701.

[Шаманъ]

ЧФД HMC700 работает от 100 МГц и выше, судя по даташиту, хотя я работал и от 20 МГц

Да ну что-то не то прочитали - работает до 70МГц гарантировано (до 105МГц обычно)...

Здесь считать и моделировать надо, но чо-то я думаю, что на ПЛИС всё получится хуже, чем на HMC701.

По шумам на НМС все будет намного лучше. А по спурам не факт, там многое определяется ЧФД, почитайте в датащите на НМС про костыли по повышению линейности и сразу возникнут вопросы, хотя очень даже возможно у НМС все и нормально будет - надо чтобы кто-то реально ее использующий просветил нас

Кстати при делении по идее уровень спуров ведь должен уменьшиться? Если так, у меня деление идет минимум на 48, одначает ли это что на частоте ГУНа требование по спурам будет -120дБн+20log(48)=-87дБн? Тогда с НМС все становится еще более реальным...

Блин может взять одну в "расход" на эксперименты ...

[VCO]

Да ну что-то не то прочитали - работает до 70МГц гарантировано (до 105МГц обычно)...

Прочитал всё правильно, а вот написал - неправильно. Имелась ввиду не частота ЧФД, а входная частота радиовхода.
Да и вообще, при такой постановке задачи запутаться довольно просто, я думаю, что и Вы заблудились.
Насколько я понял, нужно сделать простейший дробночисленный синтезатор с низкими спурами и шумами.
Почему-же при постановке задачи речь идёт не о характеристиках, которые надо получить с выхода ГУНа,
а о характеристиках поделённого сигнала (это даже не сигнал ЧФД)? И почему Вы решили, что ПЛИС Вам даст меньшие палки?
Ведь палки на выходе ГУНа при дробном коэффициенте нужно фильтровать фильтром ФАПЧ.
Или Вы изобретаете велосипед, или я чего-то опять недопонял.

[Шаманъ]

Насколько я понял, нужно сделать простейший дробночисленный синтезатор с низкими спурами и шумами.

Ну да, только он никак к простейшим не относится, хоть и однопетлевой...

Почему-же при постановке задачи речь идёт не о характеристиках, которые надо получить с выхода ГУНа,
а о характеристиках поделённого сигнала (это даже не сигнал ЧФД)?

Потому, что именно этот сигнал является выходным, и когда спросили о параметрах блока вцелом, я ответил про выходные характеристики, т.к. речь зашла о рассмотрении друих вариантов (ведь там можно сделать и с другим диапазоном ГУНа и даже совсем без деления и без ГУНа)...

И почему Вы решили, что ПЛИС Вам даст меньшие палки?
Ведь палки на выходе ГУНа при дробном коэффициенте нужно фильтровать фильтром ФАПЧ.

Смешались люди, кони Давайте разделим палки на палки разного происхождения, а заодно введем ясновсть в понимание принципов работы синтезатора с ДДПКД и цифровой компенсацией побочных составляющих возникающих в следствии дробного деления.

Итак, если возмем обычный ДДПКД в его выходном спектре будет много "палок" из-за дробного Кд. Убрать эти палки сложно (хотя попытки сделать это с помощью схем компенсации были), поэтому мы их убирать не будем - мы будем менять Кд ДПКД по псевдослучайному закону, чтобы средний Кд был равен требуемому. При этом палки размазались по спектру и превратились в шум. Далее, изменим параметры ПСП, модулирующей Кд ДПКД чтобы шум принял нужую нам форму - стал очень малым в ближней зоне, но (т.к. за все надо платить) теперь он будет быстро нарастать и будет больше в дальней зоне. Поскольку ФАПЧ имеет свойства ФНЧ этот шум будет отфильтрован ФАПЧ.

Как видим никаких палок от ДДПКД в таком варианте быть вобще не должно (в теории ). На практике возникают проблемы основные из которых это тонкости реализации сигма-дельта модулятора (который фактически генерирует ПСП, модулирующую Кд ДПКД) и ЧФД (ну и естественно, обычные наводки, но это отдельный вопрос). Также не следует забывать, что скорость нарастания шума в таких синтезаторах требует применения петлевого фильтра более высокого порядка, чем в целочисленных вариантах.

Почему я думаю, что будет лучше с FPGA - там я управляю ключевыми вопросами - структурой модулятора и ЧФД. С шумами там будет хуже (не лучше) т.к. ДДПКД придется делать более низкочастотный = ниже частота сравнения и меньше Кд (значит жестче требования к ЧФД). Кроме того оценить шумы мне мешает отсутствие данных по шумам ЧФД и делителей, реализованных в программируемой логике - если они на уровне серии 74АС, то может получиться очень даже неплохо...

А на ущербность ЧФД в НМС указано почти напрямую в датащите и подтверждается постом тау про девятый регистр (как я уже писал, такие ЧФД это зло для синтезаторов такого типа)...

-30...-80 dbc в зависимости от Nfrac . при широкой полосе фильтра Фапч (1 мГц) и Fpfd=50M .
Наверное можно и пониже, если долго шаманить со схемой и 9-м регистром и не претендовать на малый сдвиг по частоте от целочисленного.

Спасибо что поделились опытом - сэкономили мне $80 Еще маленький вопрос, а палки как были расположены по отношению к частоте среза петлевого фильтра?

ЗЫ а изобрела все это фирма Маркони Инструментс, за что ей спасибо