Приветствую всех!

Нужно сигнал с прескалера SP8908 завести на Альтеру EPM570, при том очень важно не нахватать лишних шумов.

Пока основной вариант - усилить сигнал с прескалера усилителем на MMIC (SGA-4286) и завести на подсмещенный вход альтеры...

Подскажите, может есть лучший вариант?

Да, частота 180...220МГц

Заранее спасибо!
Олег

А Алтерину поменять на другую, типа с LVDS никак нельзя? Вам, конечно, не подходит по напряжению, но гляньте на таблицу 3 весьма неплохой микросхемы http://www.analog.com/static/imported-file...ts/ADCLK846.pdf - ухудшение может оказаться значительным. Со всякими DS90LV018 MC100EPT23 MC100EPT21 все может оказаться гораздо хуже... По шумам разных схем преобразователей http://electronix.ru/forum/index.php?showt...st&p=671037 в прикрепленной пдф-ке, но там частоты гораздо ниже.

Усилок, аттенюатор на 5-6дБ, а потом быстрый компаратор. Компаратор желательно с автоподстройкой скважности сделать, чтобы всегда было 50 % на выходе. Компаратор питать от цифровой части, усилок от аналоговой. Развязка земель около аттенюатора.

Александр, компараторы - грабли. Почему - не знаю, но фазовый шум он наращивает порядком, с этим столкнулись и на cqham в синтезе для ТПП Олега_9, да и в пдф-ке, на которую я ссылаюсь в посте повыше косвенно тот же вывод получается. И у нас аналогичный результат был пару лет назад на 91 МГц - что-то типа ADCMP600 vs LVDS-ный приемник, последний получился гораздо малошумнее, даже со смещенной SN74LVC1G04 шумело меньше. Вообще-то усилитель при размахе (еще и парафазном вдобавок) SP-шки вещь, которая только увеличит шумы, ИМХО.

Спасибо за ответы!


К сожалению нет. Там на самом деле сигнал должен раздваиваться на две альтеры (EPM3064 и EPM570), но это ничего не меняет...


Интересная микросхемка, спасибо за ссылку. Думаю стоит уточнить требования. Допустимый уровень шума -130дБн/Гц при отстройке 10кГц и -125дБн/Гц при отстройке 1кГц (как бы ничего заоблачного).


Да, есть информация (правда сам лично не проверял), что LVDS->LVCMOS конверторы могут дать уровень шума порядка -120 дБн/Гц даже при больших отстройках


Этот ПДФчик видел и читал. В принципе формирователь на 74АС выглядит хорошо, как я понимаю, предложенный вариант с подсмещенным входом альтеры это примерно то же самое. Главный вопрос какой будет результат на частоте в 200МГц (точнее можно ли надеяться на получение близких к требуемым результатов)???


Есть мнение, что компаратор добавит лишнего шума. С землей это отдельная тема, и весьма непростая в данном случае...

Попутно еще вопрос - какой ориентировочный уровень шума можно ожидать у делителя на EPM570 (делит 200МГц до 5МГц, данные нужны оценочные, для оценочных расчетов до эксперимента)?


А что сигнала с SP8908 (-10dBm=0.2Vpep по датащиту) хватит чтобы запустить подсмещенную LVCMOS логику?

Пол вольта пик-пик нам хватало, но на 91МГц, но в конце-концов остановились на LVDS приемнике, даже хуже того, на AD9510, на Вашей частоте никогда не работали.
Немного в сторону. А почему бы не использовать что-то из этого http://hittite.com/products/index.html/category/259 в частности http://hittite.com/content/documents/data_sheet/hmc434.pdf , а то Плесси-Майтелы-Зарлинки любят неожиданно снимать с производства свою комплектовку, почти как менять свое название.

Спасибо за ответы!


Наверное попробую запустить альтеру с генератора и посмотрю от какого уровня будет запускаться - возможно и вправду стоит прямо с SP взять сигнал (без усиления)...


Ну это можно сказать любительский проект Так что здесь это не вопрос - они есть, поэтому ставлю их , тем более, что НМС434 вроде не намного удобнее в использовании. По хорошему было бы просто замечательно, если бы можно было найти какой-нить прескалер с двойным Кд, например 8/9 на частоту до 2ГГц, но что-то не встречал таких... (впрочем последнее не отменяет и наличие прескалера /8 и основной вопрос по теме).

Тю. А если взять что-нибудь типа http://www.analog.com/static/imported-file...ets/ADF4106.pdf и вывести на муксаут N-counter 8/9*3 (В-минимум 3, к сожалению) , да и может эта м/сх Вам более полно подойдет.

Нее - такое не пойдет - там же управление по последовательному порту.

Мне надо в итоге получить делитель (с 1,4..1,7ГГц до 10..50МГц) у которого я смогу менять Кд в диапазоне N+3...N-4, причем Кд меняется с частотой опоры (10..50МГц) по особому алгоритму. Это идеальный вариант.

А в наиболее вероятном варианте это будет SP8908 + собственно делитель (со всем остальным) в EPM570. Естественно частоту сравнения придется понижать (до 5МГц, а может и ниже ), и это не есть хорошо. Если будет прескалер с двойным Кд, то можно поднять частоту опоры (до 50МГц), что должно положительно сказаться параметрах всего синтезатора вцелом...

У Hittite есть подходящие микросхемы, но они в QFN корпусе

Не вижу проблемы поставить че-нить типа АВР-ки или ПИКушки, единственное синтез дает непрерывное деление с Прескалер^2-Прескалер, т.е. начиная с Кдел=56 и более при Прескалер=8, ну да ладно, Вам виднее.
ЗЫ есть еще дробные .
Кстати, может оказаться удобнее паять в домашних условиях ADF4007 в качестве делителя, если найдете ее - она программируется пинами и может дать КМОП на муксауте до 200МГц (возможно).

Я наверное не совсем хорошо объяснил. Прескалер с двойным Кд имеет смысл, если я буду иметь возможность переключать Кд прескалера с частотой 50МГц - т.е. переключание Кд происходит каждые 20нс - сколько ГГц должен быть клок у SPI - этот вариант пролетает однозначно...


Из моего описания было нетрудно понять, что в EPM570 будет сделан как раз дробный делитель. Просто есть ораничения как со стороны подобных делителей, так и со стороны ФД таких синтезаторов на минимальный Кд ДДПКД. И если я поставлю перед EPM570 прескалер с фиксированным Кд (а пока ничего для второго варианта в прескалером 8/9 я не нашел), то эти ограничения не позволят мне поднять частоту сравнения до желаемой... Если прескалер будет с двойным Кд, то несложно реализовать логику управления которая позволит получить ДДПКД работающий на требуемых 1.4...1.7ГГц (а не на 1/8 от указанных частот).

Те что есть дробные под мои требования увы не подходят, да и большинство из них весьма примитивны... Самое близкое HMC700LP4, но дробность маловата - всего 1/65536, да и корпус QFN...


Спасибо за наводку. Пока наверное остановлюсь на первоначальном варианте...

Вы еще цену на нее посмотрите http://www.hittite.com/shop/product.php?productid=1485 - и это у них, удачи.

$40 в Киеве http://shop.filur.net/index.php?p=search&q=HMC700 - меня не напрягает при условии, что я буду уверен, что смогу ее нормально использовать - сделать плату и запаять (увы но с QFN я в этом не уверен)... Кстати если сложить все, что планируется сейчас то в общей сумме это совсем не много - ГУН и опора не копейки стоят Сделать такое дешево увы не получится...

Честно говоря, не понял, Вас не устраивают все эти ADF415X + постоянно обсуждаемая здесь ADF4350, в дробном режиме, только тем, что у них фазовый детектор максимум на 32МГц? Или последовательный интерфейс? QFN паяются монтажниками без каких-либо проблем (а с микроскопом (у нас МБС-9 и 10), вообще, любой может), да и платы на Радаре делают нормально.

ADF4153 - не получится нужный шаг перестройки - мала дробность всего 1/4096 (то же и про HMC, хотя там с этим немного получше), а ADF4350 кроме этого еще и шумами...

Конечная цель обеспечить перекрытие диапазона 6.5...35МГц с шагом порядка 0.01Гц и уровнем шума при отстойке 1кГц -140дБн/Гц, при 10кГц -150дБн/Гц. Даже если получу -130дБн/Гц и -140дБн/Гц соответственно, то впринципе буду доволен (по расчетам я могу получить последние цифры с описанным вариантом и частотой сравнения 5МГц, но всегда хочется иметь запасик )...

ЗЫ интерфейс значения не имеет. В конечном счете весь блок получает управление по SPI...

Это не так , дробность мельче

Это типа хитрого гетеродина на КВ? Если связано с цифровыми приемниками, можно в личку, есть и другие подходы с мелким шагом и не DDS, а то здесь уже всех замучали

Упс... И вправду меньше - смутили строки из дащита там где N integer и следом N fractional... В таком варианте очень хороший кандидат, эх если бы еще корпус... Кстати, если используете их, то вопрос какой уровень побочных дискретных состовляющих получается, а то меня очень смущает тип фазового детектора который применен


Да, типа него...


Не знаю, что в Вашем понятии "цифровой приемник" (у многих своя интерпретация этого понятия), на всякий случай сейчас отпишусь в личку ...

DDSов не будет. Будет вариант с F-N делителем (какой именно я еще решаю). Сейчас подобный синтезатор трудится уже почти 6лет , но для нового проекта хочется лучшие параметры по шумам (где-то на 10дБ), для этого надо поднимать частоту сравнения и так как в прошлый раз (с Fpfd=100kHz) уже не сделаешь...

А я хочу предложить следующий вариант: Поделите 1.4…1.7 ГГц пополам и засинхронизируйте этим сигналом DDS AD9910 или AD9912, а уж с него можно иметь какой ходите коэффициент деления. Я пробовал синхронизировать AD9858 частотами от 500 МГц до 2 ГГц, вроде бы адекватно себя вёл, выдавал расчётные частоты, можно и его попробовать синхронизировать, причём делитель не нужен, он там внутри, но фазовые шумы и спуры у него немного хуже.

Не пройдет по дискретным побочным составляющим...

Если не секрет, какие характеристики хотите иметь на выходе, а ну как они окажутся недостижимыми. Я сам близкую задачу сейчас решаю: http://electronix.ru/forum/index.php?showt...AD9912&st=0, но мне казалось что её надо решать снизу вверх, а не наоборот!? И что за сигнал такой 1.4...1.7 ГГц, может Вы и впрямь там шаманите?!

Как обычно на эл-хе (см., например, белые светодиоды в соседней ветке), ТЗ уточняется постепенно методом палки и веревки (люди знают свою проблему, и не догадываются, что другим невдомек, тем более, что большинство других читает только первый и последний пост ) - задача несколько иная - см пост №15 to Dr.Drew (сорри за машину времени - я уж и болдом выделил)- получить минимальные шумы и спуры на НЧ, причем первое методом деления СВЧ, но со вторым - по реальным спурам 700-х самому интересно.

Да-да-да, характеристики в студию: шаг, диапазон, уровень побочных составляющих, шумов (на 1, 10, 100 кГц), скорость и пр. Может, однопетлевая схема с опорным ДДС сойдет, если тактуху грамотно подобрать.

Сорри за , но пока осмысливал свою идею, посещая другие сайты, начав ответ, несколько человек, в т. ч. Шаманъ, уже ответили раньше меня, потому опять выгляжу тормозом . Это обычные косяки при общении on-line, но не тэт-а-тэт или в рабочем коллективе... Просто, прежде чем отвечать, мне и другим нужно научиться дожидаться последней информации... Бывали тормоза и покруче (на соседней ветке ответ запоздал на срок около трёх лет )

Ваша задача явно отличается от моей. Я бы сказал она (16bit DDS@1GHz) какбы малореальна для обычных смертных, возможно ее можно решить как-то по другому (без таких ДДС) ?.. По Вашей теме замечу, что огромные таблицы синусов/косинусов для реализации ДДС в FPGA насколько мне известно никто не пользует - есть алгоритмы вычисления всего этого дела, которые достаточно широко используются (ключевое слово для поиска инфы - CORDIC).


Это диапазон ГУНа в синтезаторе... А насчет шаманства - есть такое - без этого никак



Если вопрос ко мне, то уже писал основное. Повторюсь и уточню:

Конечная цель обеспечить перекрытие диапазона 6.5...35МГц с шагом порядка 0.01Гц (при планируемом варианте шаг не проблема)
Уровнь шума при отстойке 1кГц -140дБн/Гц, при 10кГц и дальше -150дБн/Гц (это цель желаемая).
Если получу -130дБн/Гц и -140дБн/Гц соответственно, то впринципе буду доволен...
Время перестройки некритично (порядка 10-20мс при перестройке на +-500кГц устроит, при планируемом варианте получается лучше)
Уровень дискретных побочных составляющих в полосе +-500кГц от основного тона лучше -120дБн (-100дБн допустимо, если таких палок немного).

В принципе все это я получаю используя отработанную схему однопетлевого синтезатора с ДДПКД (ДПКД управляемый сигма-дельта модулятором третьего или четвертого порядка). Единственная проблема это сделать ДПКД с Fin до 2ГГц и Кд 50...200, причем нужно иметь возможность изменять Кд в пределах N-4...N+3 (или N-8...N+7) каждый период счета...

Пока подходящего варианта у меня нет, поэтому планируются костыли в виде прескалера /8 и ДДПКД после него, но при этом частоту сравнения придется понизить и шум будет в допустимых, но не желаемых пределах (см. выше), к тому же это практически без запаса выходит (из-за чего и возникли вопросы по минимизации шума везде где только можно). Ну и хочется большего, тем более решение как бы рядом (поднять частоту сравнения = уменьшить Кумножения в петле), но делитель...

С НМС700 я бы связался если бы точно знал, что она решит мою проблему, но после прочтения датащита мучают меня сомнения что у нее будет все хорошо со спурами - сильно мучают (про прочие напряги я уже писал в теме)...

С ДДС связываться не хочу - однопетлевой вариант с ДДС, ИМХО, ничего не решит, но он сложнее F-N синтезатора, а параметры запросто могут получиться хуже, чем у варианта "с костылями" ...

ЧФД HMC700 работает от 100 МГц и выше, судя по даташиту, хотя я работал и от 20 МГц, а вот HMC701 работают на более низких частотах, а уровень спур и уровень шумов дробночисленного синтезатора зависят не только от микросхемы...Здесь считать и моделировать надо, но чо-то я думаю, что на ПЛИС всё получится хуже, чем на HMC701.

Да ну что-то не то прочитали - работает до 70МГц гарантировано (до 105МГц обычно)...


По шумам на НМС все будет намного лучше. А по спурам не факт, там многое определяется ЧФД, почитайте в датащите на НМС про костыли по повышению линейности и сразу возникнут вопросы, хотя очень даже возможно у НМС все и нормально будет - надо чтобы кто-то реально ее использующий просветил нас

Кстати при делении по идее уровень спуров ведь должен уменьшиться? Если так, у меня деление идет минимум на 48, одначает ли это что на частоте ГУНа требование по спурам будет -120дБн+20log(48)=-87дБн? Тогда с НМС все становится еще более реальным...

Блин может взять одну в "расход" на эксперименты ...

Опять немного в сторону, может если слегка подрихтовать Орион, можно получить желаемое. Я думаю, Вы его знаете - там, правда минус 130-135 и ДДэС, шаг 1Гц - просто меньше им не надо было, на всякий пожарный, чтоб долго не искать http://electronix.ru/forum/index.php?showt...st&p=642774 - здесь слегка его обсудили, и 700-е чуть-чуть выше (были еще топики по минимизации спуров 700 - можно поискать), ну и на cqham его (Орион) обсуждали. DDS (например, AD9912) стали получше, да и не забывайте - ФАП хорошо подфильтрует спуры такого DDS в дальней зоне.

Да, Орион знаю. Но в синтезаторе Ориона прилично аналоговых узлов. Эти узлы потребуют подстройки, приборов для измерений в СВЧ диапазоне, более тщательного подхода к изготовлению плат и т.п., а сам синтезатор получится сложнее намного. Я люблю выбирать простые и эффективные решения, учитывая свои возможности. Пока вариант один (однопетлевой синтез с F-N делителем) с двумя реализациями (FPGA и HMC700)...

Темку ту почитал - что-то не въезжаю - здесь (в этой теме) оказывается куча народа кто пробывал HMC700 и что-то все молчат...

Кстати о затронутых в той теме вопросах помех "дробности". Чтобы их небыло важно чтобы дельта-сигма модулятор выдавал достаточно случайную последовательность смены Кд. Т.е. чтобы не образовывалось при его работе конечных циклов. Простейший вариант установить младший бит управляющего слова модулятора в "1" навечно - будет погрешность в частоте (которую часто можно учесть или игнорировать), зато минимум шумов. По мере увеличения "дробности" эффект "размазывания" спуров по спектру будет уменьшаться и при определенном кол-ве бит нужно будет повысить порядок модулятора, чтобы все продолжало работать. Я этот вопрос довольно подробно исследовал лет 6 назад - все было именно так

Преимущества реализации на программируемой логике вижу в возможности подогнать синтезатор под себя (порядок/разрядность модулятора, тип ЧФД и т.п.). С НМС надо будет довольствоваться тем, что есть

Эх, а как мало надо для счастья - прескалер до 2ГГц с двойным Кд :8/:9 (или около того)

-30...-80 dbc в зависимости от Nfrac . при широкой полосе фильтра Фапч (1 мГц) и Fpfd=50M .
Наверное можно и пониже, если долго шаманить со схемой и 9-м регистром и не претендовать на малый сдвиг по частоте от целочисленного.
Шумы соответствуют даташиту , а измеренные новомодным R&S измерителем ф.ш. даже ниже даташита на малых отстройках при хорошей опоре.

Если постараться можно сделать спуры выше основного тона . Микруха это позволяет.

Прочитал всё правильно, а вот написал - неправильно. Имелась ввиду не частота ЧФД, а входная частота радиовхода.
Да и вообще, при такой постановке задачи запутаться довольно просто, я думаю, что и Вы заблудились.
Насколько я понял, нужно сделать простейший дробночисленный синтезатор с низкими спурами и шумами.
Почему-же при постановке задачи речь идёт не о характеристиках, которые надо получить с выхода ГУНа,
а о характеристиках поделённого сигнала (это даже не сигнал ЧФД)? И почему Вы решили, что ПЛИС Вам даст меньшие палки?
Ведь палки на выходе ГУНа при дробном коэффициенте нужно фильтровать фильтром ФАПЧ.
Или Вы изобретаете велосипед, или я чего-то опять недопонял.

Ну да, только он никак к простейшим не относится, хоть и однопетлевой...


Потому, что именно этот сигнал является выходным, и когда спросили о параметрах блока вцелом, я ответил про выходные характеристики, т.к. речь зашла о рассмотрении друих вариантов (ведь там можно сделать и с другим диапазоном ГУНа и даже совсем без деления и без ГУНа)...


Смешались люди, кони Давайте разделим палки на палки разного происхождения, а заодно введем ясновсть в понимание принципов работы синтезатора с ДДПКД и цифровой компенсацией побочных составляющих возникающих в следствии дробного деления.

Итак, если возмем обычный ДДПКД в его выходном спектре будет много "палок" из-за дробного Кд. Убрать эти палки сложно (хотя попытки сделать это с помощью схем компенсации были), поэтому мы их убирать не будем - мы будем менять Кд ДПКД по псевдослучайному закону, чтобы средний Кд был равен требуемому. При этом палки размазались по спектру и превратились в шум. Далее, изменим параметры ПСП, модулирующей Кд ДПКД чтобы шум принял нужую нам форму - стал очень малым в ближней зоне, но (т.к. за все надо платить) теперь он будет быстро нарастать и будет больше в дальней зоне. Поскольку ФАПЧ имеет свойства ФНЧ этот шум будет отфильтрован ФАПЧ.

Как видим никаких палок от ДДПКД в таком варианте быть вобще не должно (в теории ). На практике возникают проблемы основные из которых это тонкости реализации сигма-дельта модулятора (который фактически генерирует ПСП, модулирующую Кд ДПКД) и ЧФД (ну и естественно, обычные наводки, но это отдельный вопрос). Также не следует забывать, что скорость нарастания шума в таких синтезаторах требует применения петлевого фильтра более высокого порядка, чем в целочисленных вариантах.

Почему я думаю, что будет лучше с FPGA - там я управляю ключевыми вопросами - структурой модулятора и ЧФД. С шумами там будет хуже (не лучше) т.к. ДДПКД придется делать более низкочастотный = ниже частота сравнения и меньше Кд (значит жестче требования к ЧФД). Кроме того оценить шумы мне мешает отсутствие данных по шумам ЧФД и делителей, реализованных в программируемой логике - если они на уровне серии 74АС, то может получиться очень даже неплохо...

А на ущербность ЧФД в НМС указано почти напрямую в датащите и подтверждается постом тау про девятый регистр (как я уже писал, такие ЧФД это зло для синтезаторов такого типа)...


Спасибо что поделились опытом - сэкономили мне $80 Еще маленький вопрос, а палки как были расположены по отношению к частоте среза петлевого фильтра?

ЗЫ а изобрела все это фирма Маркони Инструментс, за что ей спасибо

Пока писал, ответили.
Я тоже думаю, что Шаман темнит где-то. Помехи дробности можно подавить двумя способами: задвинуть их подальше и они подавятся петлевым фильтром или подмешивая к управляющему сигналу ПСП (возможно, установив младший бит слова в единицу, как написал Шаман), но эта ПСП повысит уровень шумов в петле на 10-20 дБ. В ADF4153 такая вещь реализована в виде режимов Low Noise (без ПСП), Low Spur (с ПСП). ЧФД определяет только внутрипетлевой шум и палки на частотах сравнения из-за утечек. Последние часто не учитываются, так как помехи дробности оказываются в десятки раз ближе и давить их сложнее. А вы хотите прошагать диапазон 1,4-1,7 ГГц с шагом около 1 Гц (?) при шумах в петле минус 115 и для этого городите дробный делитель? Такого у вас не получится. Для малого шага ставят ДДС в опору. Тогда ФАПЧ шагает с крупным шагом в несколько мегагерц в дробном режиме, чтобы шумы в петле ниже были, а промежутки заполняются изменением опорной частоты. Шумы ДДС тут не проблема. ДДС AD9912 при качественной тактухе выдаст шум на частоте 50 МГц минус 168 в полке. На 1,5 ГГц это будет всего минус 138 (ЧФД больше даст). Сама выходная частота ДДС будет изменяться максимум на одну сотую, а это значит, что подобрать тактуху и выходную частоту, чтобы задвинуть помехи подальше от сигнала, не проблема. Если брать HMC700 в дробном режиме с опорной частотой 36 МГц, шумы в петле получаются минус 114, а после деления до 35 МГц - нужные вам минус 147. Палки на уровне минус 87 на частотах 1,4-1,7 ГГц получить в такой схеме по-моему вполне реально.
А изменение формы шума не повышением ли порядка модулятора достигается?

Тогда непонятно, почему отметаете DDS, там же как раз нужные частоты и шумы. А со спурами проблему можно попробовать решить с помощью узкополосной фильтрации перестраиваемым полосовым фильтром и делением выходной частоты DDS, скажем, на 4. И что-то наводит на мысль, что по Вашей методике Вы с таким шагом -100 дБ спур не получите (если честно, я ещё пока не догнал, как вы вычислили -120 дБ).

Читайте внимательно, то что я написал выше - вариант который не поднимет уровень шума в петле (шум кстати не только белый бывает , и напрямую шум никто не "замешивает" в петлю).


Опять ошибка! Вы не учитываете, что работа ЧФД в синтезаторах с ДДПКД с модуляцией сигма-дельта модулятором отличается от обычного синтезатора. В этом варианте ЧФД с плохой линейностью запросто угробит все параметры синтезатора (шум и/или палки). Для такого синтезатора малейшая нелинейность ЧФД вызовет интермодуляцию шума/палок в дальней зоне, а ее продукты пойдут уже в ближнюю. Это грабли на которые наступают почти все кто пробует использовать эту технологию (я когда начинал тоже ). ЧФД в НМС потенциально нелинейный и все тут (да, они постарались уменьшить нелинейность, но это не радикальный вариант)...


Да ну ... Сейчас у меня синтезатор шагает в диапазоне 80-100МГц с шагом немного более 0.01Гц, и не жужжит Но это старый проект - он не удовлетворяет по шумам (там частота сравнения всего 100кГц, а делалось это 6-7лет назад). Я пишу о том что проверил, а Вы похоже не хотите вникнуть в принципы работы таких синтезаторов, хотя кратко я постарался изложить их выше (извиняюсь, если это вышло не очень хорошо, но передать в одном абзаце это сложно)...


Спасибо за попытку Но тут будет много нюансов, такой вариант возможен, но он в разы сложнее (не забываем про опору AD9912), хотя и использует более стандартные подходы.

Вот расклад того, что получается сейчас - поскольку заоблачных цифр по шуму на частоте ГУНа не требуется, приводить весь анализ смысла нет. Шум в полосе петли будет определяться шумом ЧФД/ОГ плюс коэффициент умножения в петле (к сожалению точных данных для варианта в FPGA у меня нет). Если предположить, что ЧФД имеет шум порядка -150дБ/Гц частота сравнения должна быть не менее 10МГц (и то желаемые разультаты уже не получу - только еле впишусь в предел). На такой частоте сравнения еще возможен вариант с прескалером /8 + FPGA. Т.е. при таком раскладе все решит уровень шума ЧФД...


Порядок модулятора влияет на скорость нарастания шума с увеличением отстройки. Обычно используют модулятор третьего или четвертого порядка. Форма шума определяется распределением ПСП которую генерирует модулятор (на эту тему есть просто горы патентов в библиотеке патентов US, например)...


-120дБ это желаемое значение - его я не вычислял. Сколько выйдет хз, но знаю, что если я буду делать модулятор и ЧФД в FPGA, то определяться спуры будут не непосредственно спектром на выходе ДДПКД, а прочими факторами (наводки/разводка платы, ошибки в проектировании петлевого фильтра и т.п.)...


У DDS есть неприятные особенности (по крайней мере такое было с AD9951) спуры так расположены, что их комбинашки иногда попадают в полосу приема, причем таких порядков, что только в страшном сне присниться может... Вот с тех пор нету желания использовать DDS без фильтрации его сигнала петлей ФАПЧ или узкополосным фильтром...

Пардон, малость погорячился. Такую идею возможно упаковать в микросхему, а не делать модулятор на ПЛИС? Почему таких микрух нет?

Конечно, я, обычно, противник такого, но в одном из древних Инмарсатовских терминалов MC12026 стояла на 1500МГц макс, хотя нормирована до 1100... Потом к ней добавлялись 25-59 на прием и 126-160 на передачу (хотя могу ошибаться - давно было). Она 8/9 16/17. Кстати, там и DDS были - AD7008, такие народ, наверное, даже не помнит. Можно уменьшить немного частоту, с которой происходит деление, скажем до 1.15-1.4ГГц, тогда такая м/сх подойдет. Ну и экзотика http://www.centellax.com/sites/centellax.c.../pdf/UXM15P.pdf - ногами не бить

Если можно на ПЛИС, то можно и в микросхему...


Раньше этому мешали патенты (поэтому широко технология использовалась, насколько мне известно, в Marconi, HP и R&S - у них у всех есть немало патентов по теме, думаю у них есть подобные вещи и в интегральном исполнении). Сейчас ключевые патенты окончили срок действия (хотя думаю там много тонких моментов осталось со всеми этими вопросами, некоторые патенты еще долго будут действовать). Меня же вопросы патентования особо никогда не парили (делаю для себя ). А что сейчас не знаю - кризис ??? Насколько я понимаю (как именно сделано внутри всеравно никто не расскажет - только в общих чертах) НМС70х одна из попыток (может не самых удачных) внедрения этой технологии, у других тоже вроде есть или появляются подобные решения.

Если дело только в прескалере, то возьмите MC12033, MC12034 2 Ghz ÷32/33, ÷64/65 . А если надо тактовую в ПЛИС затащить- то на низких частотах применяли LT1016 в полностью дифференциальном включении, две ПОС для создания гистерезиса, полностью симметричные. Симметрирующий трансформатор на входе, выходы оба нагруженны одинаково, второй- или на эквивалент ножки ПЛИС, или даже завести в плис и никак не использовать потом- только как нагрузка. Конечно 1016 медленная для заданных частот, я бы что-то типа ADCMP604 всадил сейчас с дифпарой транзисторов на выходе, для согласования уровней с альтерой.

Спорить больше не хочу, наконец-то понял, что Вам в конечной цели нужно, вроде как по теории логично всё вырисовывается: шумы и спуры делим на 20logN, шаг делим на N. Но как насчёт цифровых шумов дна (пола и т.д.), создаваемого самой ПЛИС, ведь это сугубо цифровая микросхема, у неё-то счётчики не взвешены на опорной аналоговой базе, как у HMC70X, и все флуктуации счётчиков на нулевых значениях взмоют вверх, причём значения такой природы происхождения трудно рассчитать, даже базиса для расчёта нет. Я до сих пор не сдался потому, что сам цифровик по образованию, считаю, что ФАПЧ на ПЛИС не делают (за редким исключением, о которых уже начитан) только потому, что в синтезе частот кроме цифры присутствуют:
1. Радиочастотный и опорный сигналы, которые в современных микросхемах цепляются дифференциальным способом относительно внутренней опоры, чего в ПЛИС пока не предусмотрено.
2. Импульсные сигналы схемы подкачки заряда, управляющей фильтром ГУНа, сугубо специализированная схема, заструганная на реализацию своей основной задачи, чего в ПЛИС, естественно, нет.
3. И наконец, частотно-фазовый, фазо-частотный или просто фазовый детектор, который часто выполняется особым образом по специальной технологии, обеспечивающей минимальные джиттер, шумы и девиацию частоты сравнения, котрые вместе с джиттером, определют шумовые характеристики. Есть ли это в ПЛИС?
Не знаю, Вам судить. Знаю только, что я, будучи сугубо цифровиком, случайно заблудившим в радио, не доверил бы ПЛИС такие сложные функции. Радио для меня пока остаётся чем-то вроде алхимии или чёрной магии, особенно на частотах выше 10 ГГц. В Вашем случае Всё проще, но если мои сомнения вызвали у Вас неуверенность, советую ещё раз задуматься! Желаю удачи, YIG!

Эти прескалеры не дадут нужный Кд делителя (Кд у них слишком большой). Гистерезис в этом применении, ИМХО, это зло - такой формирователь добавит шумов (а также преобразует АМ шум в ФМ шум). Пока самый реальный вариант предложил ledum - выкинуть планируемый усилитель и подать через АС развязку на подсмещенную альтеру прямо с SP8908...


Да вроде и не спорили - было цивилизованное обсуждение, которое мне было полезным как минимум тем, что обратили мое внимание на интересную элементную базу За что всем кто принял участие спасибо!

По шумам делителей и прочего реализованного в FPGA мне тоже интересно. Надеюсь, что шумы будут не намного хуже, чем в логике типа 74АС, иначе затея может оказаться провальной ... Насчет возможности самой реализации - это однозначно возможно - в старом варианте ЧФД и часть синтезатора реализованы в EPM7032. К сожалению оценить интересующие шумовые параметры по тому проекту не выйдет - придется проверить самому... ЧФД как я уже писал немного не стандартный, это упрощает его реализацию, кроме того он не будет реализован в FPGA на 100% - будут и кое-какие части снаружи . Также надеюсь, что достаточно узкая полоса петли будет в помощь (по предварительным прикидкам полоса петли будет до 30кГц при частоте сравнения 10МГц).

НМС700 выглядит очень привлекательно, но пугают цифры приведенные тау по спурам. Было бы интересно пообщаться подробнее на эту тему - возможно в моем варианте (полоса петли намного меньше, допустим постоянный сдвиг по частоте и кое-что другое) она (НМС700) и подошла бы... Все еще в раздумьях не попробывать ли

Вобщем дам идеям отлежаться в очередной раз - недельку...месяц гляди что-то придумаю или найду интересного...

Спасибо за пожелания и участие в теме!
Удачи!

Еще раз, обратите внимание на ту фирмочку, которая делает UXM15P и не только. Где-то в российских прайсах эти чипы проскакивали - она дает 8/9 (опять-таки и не только) до 15Гиг, хотя похожа на жестокую военку.

Будет время - померяю на ближних дробных смещениях, но с широкой полосой фильтра ( ну не переделывать же фапч )
Конечно у Вас всё будет иначе и обсуждать то что я приводил особого смыла нет, так как разное всё. Гун у вас наверняка не 400Мгц/V и коэффициент умножения опоры у Вас меньше 1-цы наверное будет (результирующий) , а у меня в районе 140.

в Москве семинарчик Hittite проводил в декабре . Привозили они свой генератор T2100
http://www.radiant.su/rus/events/?action=s...rt=1&id=287
, явно построенный с использованием HMC70x , судя по всему.
Может быть Вам было бы интересно обмерить дробные шумы этого генератора, так как там полоса ближе к Вашей , время установления большое, главное найти образец генератора, возможно в Радианте. Народ на семинаре интересовался дробными шумами, и шум демонстрирвали. Я цифр точно не помню, палки были не ужасные но и не идеальные на 1000.010 МГц

А чо его обмерять то, Hittitы ни от кого непрячут свои характеристики, всё здесь: http://www.hittite.com/products/view.html/view/HMC-T2100 и здесь:Нажмите для просмотра прикрепленного файла.
Только я бы его не стал покупать, Anritsu на ЖИГах намного круче делают, и то нам не хватает, пришлось кучу опор лепить.

Широкая полоса это наверное даже хорошо - лучше будет видно всякие тонкости. Очень большая просьба, если будет возможность померять, померяйте пожалуйста спуры, когда Nfrac нечетное (т.е. в двоичном виде в младшем разряде '1').

ГУН у меня 55..80МГц/В. Опора, если буду использовать НМС700, будет 20..50МГц (точно еще не решил), так что результирующий Кумн <1.5. Тут все попроще, чем у Вас...

Про HMC T2100 почитал (спасибо тау и YIG) - на СВЧ выглядит хорошо, а пониже как-то не очень. Предполагаю, что они не используют деление для малых Fвых...

Прямая подача на Алтеру - все-таки стремный варинт - с МахII не работал, и фиг знает, что там у них на входе, да и как сигнал разводится...
Вообще народ, видно, серьезно не устраивают обычные дробные синтезы, и он городит свое ftp://ftp2.rfham.com/rfham/SynFox_manual_V1.6.pdf (почти 9МБ!) - правда использовали шумноватую реинкарнацию генератора Матьяжа Видмара, да и высокое использует только подавление пульсаций ОпАмпа. Наверное, тоже подобрали частоты, чтобы спуров не было видно. Насчет QFN - вот как у нас решается проблема пропайки термал пада на макетках при ручной сборке уже много лет (до и после пропайки, сорри, только платы разные) - в инкубаторе уже говорил, что подсмотрели на wi-fi платке

Про жиги спору нет, Hittit-ы специально делали упор в презентации, что весь генератор построен с использованием ихних компонентов.
Вы обратили внимание что в описалове под табличкой есть строки :

Дык вот пока не попросили отодвинуться от кратных 10МГЦ несущих, спуров на анализаторе видно не было . Как токо отползли на 10 кГц - они и повылазили. Народ это "успокоило" а то волновались некоторые.

Поддерживаю.
Чем подсмещенный вход альтеры , уж лучше , имхо, подсмещенный вход NC7WZ04P6X с отдельнм качественным питанием.

С EPM7032 было все ок. В принципе можно поставить буфер на какой-нить 74AHCT1G00 (или подобном, о - пока писал тау уже опередил меня ). Заодно можно проверить будет ли работать формирователь до изготовления основной платы...

По питанию в основном планирую LP2985 - ничего более малошумного из доступного не нашел. Где особо нужно, может добавлю фильтры...


Этот документик читал. А городят свое, ибо выбор из подобных синтезаторов совсем невелик - едиственное, что я знаю (сделанное по подобной технологии и с большой разрядностью модулятора) это НМС700. И то не все с ней однозначно (и никто ведь не расскажет на какие компромиссы пошли разработчики и какие ошибки допустили).

За фотки как поступать с QFN спасибо

Ссылка уже пробегала (долго искать где), но повторюсь
http://china.maxim-ic.com/app-notes/index.mvp/id/3656

Спасибо! Красивое решение...