кто подскажет как правильно ресетить плис ipsLIS1032E Опции

[b32b]

странное дело - пока прошиваю все работает, как только снимаю питание и включаю работает только комбинаторная логика - такое впечатление что надо каким-то образом отресетить плис, но ни в даташите, ни в примерах нигде не говорится о таковой необходимости. Даже специально асинхронный счетчик сделал для ресета, не помогает . Нагкглил лищь путанное упоминание о GSR и PUR для Lattice,- где ни слова откуда он может взяться - generic и все тут. Такое впечатление, что он просто должен быть, хотя его и нет судя по поведению девайса...

Все идет к тому что придется приделать банальный RC ресет к данному девайсу благо свободных ногов у Плисины много, но ведь некрасиво получится, хоть и старый этот 1032E, но про ресет подумать должны были еще на заре PAL/GAL? Или я не прав?

[Tarantul]

GRS - глобальный сброс/установка всех регистров от внешнего пина или от внутренней логики. Для использования надо воспользоваться библиотечным компонентом:

CODE

-- VHDL Example of GSR Instantiation
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity gsr_test is
port (
rst, clk: in std_logic;
cntout : out std_logic_vector(1 downto 0));
end gsr_test;

architecture behave of gsr_test is

signal cnt : std_logic_vector(1 downto 0);

begin
u1: GSR port map (gsr=>rst);
process(clk, rst)
begin
if rst = '1' then cnt <= "00";
elsif rising_edge (clk) then cnt <= cnt + 1;
end if;
end process;
cntout <= cnt;
end behave;

PUR - внутренний сброс после конфигурации по включению. Его можно только симулировать в testbenches.

Подробности: http://www.latticesemi.com/documents/howto...ur_tsall_72.pdf