ADSimPLL, не совсем стандартный синтезатор Опции

[Шаманъ]

Привет всем!

Подскажите как правильно задать параметры для ADSimPLL. Вот краткое описание синтезатора:
ГУН работает в диапазоне 1.55-1.7ГГц, стоит делитель на 4 (получаем 390-425МГц), потом смеситель нкоторый подается опора 360МГц, на выходе получаем 30-65МГц это идетна ADF4002 (только не спрашивайте зачем - долго очень рассказывать ).

Теперь вопрос допустим мне надо задать параметры для ADSimPLL для работы на частоте 1.7ГГц и 1.55МГц - правильно ли я делаю, задавая такие параметры ГУНа - Kv такой как есть, а частоту уменьшаю на величину сдвига смесителем (т.е. для 1.7ГГц я задаю 1700-360*4=260МГц, а для 1.55 - 1550-360*4=110МГц соответственно), ну и указываю внешний прескалер на 4? Будет ли правильный результат?

Заранее спасибо!

[Dr.Drew]

То же самое, только вид сбоку. Кстати у меня есть одно сомнение по поводу расчёта фазовых шумов в SimPLL. Когда используют активный петлевой фильтр с ОУ, появляется дополнительный фазовый шум ГУН. На частотах выше частоты нуля фильтра выходной шум ОУ равномерен, а фазовый шум спадает на 40 дБ/дек, по расчёту в SimPLL (RC-цепь на выходе фильтра убираем). А вот когда они приводят плоскую АЧХ канала ЧМ за пределами полосы пропускания петли, это ставит в тупик. Вроде точка приложения модулирующего сигнала и шума ОУ одна и та же, а результаты получаются разные. Дополнительный шум должен спадать на 20 дБ/дек так же, как и уровень боковой при ЧМ. Фишка в их модели в том, что множитель 1/p они ставят в ГУН а не в ФД, но почему-то не учитывают его при расчёте АЧХ канала ЧМ. И ещё, при моделировании не учитывается фазовый сдвиг в петле за счёт дискретизации в ЧФД. При больших полосах пропускания петли в реальности наблюдаются интересные эффекты с её перекосом. Даже гуру Ден Банержи в своей книге PLL perfomance, simulation and design в одной строчке обмолвился, что петли с полосой больше десятой части частоты сравнения неустойчивы. А вот когда считают переходные процессы, новая частота не захватывается, а болтается с большим размахом около нужной точки. Тут эффект и вылазит. В-общем, ADI SimPLL на широких петлях - это зло. Считайте в маткаде или в чём-то подобном.

[Шаманъ]

То же самое, только вид сбоку. Кстати у меня есть одно сомнение по поводу расчёта фазовых шумов в SimPLL. ...... И ещё, при моделировании не учитывается фазовый сдвиг в петле за счёт дискретизации в ЧФД. При больших полосах пропускания петли в реальности наблюдаются интересные эффекты с её перекосом. Даже гуру Ден Банержи в своей книге PLL perfomance, simulation and design в одной строчке обмолвился, что петли с полосой больше десятой части частоты сравнения неустойчивы.

Полоса планируется 50..300кГц, при частоте сравнения порядка 30МГц минимум. Касательно фазовых шумов, больше всего интересует что будет в полосе петли, а за полосой и так более-менее понятно... В любом случае запас у меня в новом варианте имеется неплохой...

Ну вот, опять я чувствую себя дураком, читая ваши посты. А AD9951 где до сих пор фигурировал??? Опять шаманите!!! И вроде бы частоты те же самые, как в последней теме, а параллели не вижу? Если я не в теме или снова торможу - прошу пояснить!

Поясняю: вырисовался новый вариант, который по расчетам должен выдать необходимые параметры с приличным запасом - решил попробывать этот, новый вариант. Тем более он должен меньше кушать по питанию и полностью на стандартных комплектующих, соответственно, более предсказуемый

Основа - это достаточно хорошая опора на 360МГц (это будет отдельный проект - его еще предстоит реализовать) и DDS синтезатор на AD9951, потом с помощью петли ФАПЧ это переносится на СВЧ и отфильтровываются дальние спуры DDS, чтобы уменьшить Кд (до 4) используется смеситель и "подставка" (из той же опоры в 360МГц). Нужный шум и спуры на выходе достигаются по прежнему делением (минимум на 48 = 33.6дБ). Вроде бы все по классике синтезаторостроения