Цитата(Джеймс @ Feb 16 2010, 21:08)

Не правы. Всё зависит от технологии. Для SRAM-based FPGA ресет действительно не нужен. Для FLASH-based (например Actel ProAsic) - нужен.
С RC-цепочкой некрасиво, а вот с супервизором - красиво.
В проекте просто заменяйте все места
always @(posedge clk)
begin
.....
end
на
always @(posedge clk or posedge rst)
begin
if (rst)
.......
end
Где rst должен придти с входного пина. Архитектуру Lattice 1032 не знаю, но специальная цепь для сброса наверное есть. Т.е. проверьте этот момент, чтобы не тратить трассировочные ресурсы.
спасибо - у меня такая же мысль была, что все должно быть проще, но вначале надо ошибться

Цитата(Джеймс @ Feb 16 2010, 21:08)

UPDATE Зря всё-таки в datasheet не вникали.
http://www.pci-card.com/1032E.pdfRESET - Active Low (0) Reset pin which resets all of the GLB /Generic Logic Block/ and I/O registers in the device.
Да, это также видно, но как использовать? со спартаном все намного проще - и так ресетится при старте

И грузит все, что надо.
За идею с монитором спасибо,- в принципе он практически реализован, чтоит себе почти "незадействованный" AVR - который следит за питанием и ресетом для спартана и другого железа.
Собственно только провод бросить, хотя и на соседнюю плату.
ЗЫ Попробую сейчас реализовать рекомендации. Должно все получиться

Получается

я ранее не пробовал использовать сам вывод ресета, прям какой-то мистический ужас перед ним испытывал,- сейчас synplify страшно выругался, а это поправимо:
Trying to move PT reset signal to global reset pin...
PT reset signal cannot be locked to global reset pin
In order to lock the global reset pin, the following conditions
need to be satisfied:
1. This pin does not drive any data signals
2. This pin can be disjointly decomposed with other pins, if any,
which drive reset signals
33622 ERROR: Wrong locking of the global reset pin
Сообщение отредактировал b32b - Feb 16 2010, 22:18