Новая FPGA-архитектура, Tabula SpaceTime Опции

[cms]

Анонсировали еще одну FPGA будущего. И что интересно, руководит этой затеей опять-таки беженец из Xilinx. Я пару лет назад уже постил на electronix о новых ПЛИС спроектированными Xilinxовскими отщепенцами - правда тогда боролись за LowPower, а сейчас за High-Performance. Что-то разбегается народ из Xilinx во все стороны.

[dxp]

Суть идеи состоит в быстрой переконфигурации логического массива и демультепликсирования исполнения разных конфигураций по времени. Переконфигурация со скоростью системного клока - 1.6GHz.

В отличие от классических FPGA Tabula сделала ставку не на двухпортовую память, а на однопортовую и формируют из нее 8/16-портовую память все тем же временным мультепликсированием.

Что-то это где-то мы уже видели (идею). Scenix? И чем это все кончилось.

И вообще, статейка как-то выглядит странно:

Двухпортовая память ни то, ни се - и по объему она в два раза меньше однопортовой, и большинству приложений надо порта 4, а еще лучше 8. Так что оптимизировать так оптимизировать.

Это как? Почему 2-х портовая память в два раза больше занимает, чем однопортовая? И зачем нужна 4-х и 8-портовая? Про такое вообще не слышал. И про "8Бит" объем конфигурации не понятно. Видимо, имело в виду 8 мегабит. Но почему 8?

[des00]

Это как? Почему 2-х портовая память в два раза больше занимает, чем однопортовая?

Есть у меня знакомый асикостроитель (не SM) он говорил что так и есть, на однопортовку требуется в 2 раза меньше силикона чем на двухпортовку.

И зачем нужна 4-х и 8-портовая? Про такое вообще не слышал. И про "8Бит" объем конфигурации не понятно. Видимо, имело в виду 8 мегабит. Но почему 8?

У хилых на последних чипах есть 4-х портовая память, значит зачем то нужно дсп приложения, процы и т.д. и т.п.

Если проект не липа и они сделают сквозной синтез, то чипы занятные будут. Я бы заюзал, только ели бы они не так много, а то вспоминается как то амбрик с 50ю ваттами на 1ГГц %)

А то какие-то запредельные частоты, где асики уже очень конкретные конкуренты при существующих ценах на ПЛИСы такого класса. Вот и будет очередной суперчип для прототипирования асиков

Как я понял смысл в большой частоте нужен только для мультиплексирования конфигураций, с точки зрения user clock это классические плис 200/400 МГц. На частотах 800/1600 смысла в этих чипах нет.

Мне сложно понять, сколько бы хотела заплатить ксилинкс, за 1.6 ггц, но мне кажется что не мало.

Дык а смысл? у них и сейчас эти ГГц есть, только между двумя триггерами. Вся времянка теряется в интерконнекте. Не удивлюсь что часть спонсируется самими хилыми, которые не хотят лишнего риска.

[dxp]

Есть у меня знакомый асикостроитель (не SM) он говорил что так и есть, на однопортовку требуется в 2 раза меньше силикона чем на двухпортовку.

Так, вроде, тут основную площадь сами ячейки памяти занимают, а не порты. Или двухпортовая ячейка в два раза больше однопортовой?

У хилых на последних чипах есть 4-х портовая память, значит зачем то нужно дсп приложения, процы и т.д. и т.п.

Хм. Потребность в двухпортовой памяти понятна - одновременно писать и читать. Других действий с памятью, вроде, пока не придумано. А зачем 4-х? Чтобы одновременно писать в два канала и в два канала читать? Ну, так такие задачи вполне могут параллелиться в разные блоки памяти. Не могу представить ситуации, чтобы жизненно необходимо было иметь 4 порта к памяти при наличии 2-портовой.

[des00]

Так, вроде, тут основную площадь сами ячейки памяти занимают, а не порты. Или двухпортовая ячейка в два раза больше однопортовой?

я в подробности не вникал, SM придет объяснит %)

А зачем 4-х? Чтобы одновременно писать в два канал и в два канала читать? Ну, так такие задачи вполне могут параллелиться в разные блоки памяти. Не могу представить ситуации, чтобы жизненно необходимо было иметь 4 порта к памяти при наличии 2-портовой.

у хилых 1 порт записи - 4 порта чтения, такое может быть необходимо при больших регистровых файлах (есть процы типа нексперии там 8 портов чтения) или при ДСП обработке/кодировании (например делать отведения тапов) и т.д. и т.п. Да, все это может быть сэмулированно на двухпортовке, но ценой ресурса. А в предлагаемой архитектуре это сделано ценой мультиплексирования %)

ЗЫ. Просматривал работы MIT и наших вузов, видел работы по синтезу регистрового файла с 2 портами записи и 10ю портами чтения %)