Новая FPGA-архитектура, Tabula SpaceTime Опции

[cms]

Анонсировали еще одну FPGA будущего. И что интересно, руководит этой затеей опять-таки беженец из Xilinx. Я пару лет назад уже постил на electronix о новых ПЛИС спроектированными Xilinxовскими отщепенцами - правда тогда боролись за LowPower, а сейчас за High-Performance. Что-то разбегается народ из Xilinx во все стороны.

[SM]

ну значит просто вендор либы такой, не хотел двухпортовку соптимизировать, и сделал ее из соображений "чтобы было"... Потому как все эти технологии отличаются друг от друга масштабированием линейных размеров, и нет никакой такой весомой причины, чтобы пропорции у 0.35 капитально отличались от пропорций у 0.065.

ЗЫ. У меня вендор Synopsys Libra-Visa

[yes]

для парочки вендоров 40нм - подтверждаю разницу 2+

и обратите внимание на тактовую

1порт
Column Mux Option : 4
Number Of Banks : 1
Operating Frequency range : 748-2208 Mhz
Memory Area : 139.44 x 70.42 = 9819 square microns

2порт
Column Mux Option : 4
Number Of Banks : 1
Operating Frequency range : 555-1451 Mhz
Memory Area : 278.74 x 73.92 = 20604 square microns


наверно 1 портовку вылизывают чище, но чтобы уж внаглую халявили - не верю, наверно объективные причины есть (типа сигнал интегрити для зазумленой 0.35 топологии не пройдет)

Хм. Потребность в двухпортовой памяти понятна - одновременно писать и читать. Других действий с памятью, вроде, пока не придумано. А зачем 4-х? Чтобы одновременно писать в два канала и в два канала читать? Ну, так такие задачи вполне могут параллелиться в разные блоки памяти. Не могу представить ситуации, чтобы жизненно необходимо было иметь 4 порта к памяти при наличии 2-портовой.

те же регистровые файлы в DSP, у TI64x вроде бы 6 портов регистровый файл (та же SRAM) 4-чтение, 2-запись

я тоже считаю, что все эти многопортовки в микропроцессорных архитектурах от слабого воображения программистов - всяческим SIMD архитектурам многопортовка не нужна, но привыкли программисты халявить, чтож с них взять




а по поводу "гениальности" идеи - такая апликэйшен нота была у ксайлинса в ранние 90-е, про оптимизацию низкочастотных дизайнов путем "фолдинга"

у синопсиса есть какая-то фича в DC, которая автоматом умеет так складывать логику (лень искать, как точно называется - слышал на презентации)

ну и лично я использую в FPGA такое (в АЗИК пронихнуть не удавалось, но есть идеи), правда вырожденый случай - операции одинаковые

[cms]

а по поводу "гениальности" идеи - такая апликэйшен нота была у ксайлинса в ранние 90-е, про оптимизацию низкочастотных дизайнов путем "фолдинга"

По нынешним временам герой не тот кто что-то предложил, а тот кто это пропихнул в массы. Ребята взяли и довели обстрактную идею до промышленного уровня. Хваляться, что забили на ней 80 патентов. А то что издали похожих фич много кругом - это ничуть их работу не умаляет.

Я кстати, догадываюсь как они заделали свою реконфигурацию - на каждый коммутационный гейт повесили не однобитный RAM, а 8-битный регистр с управляющей обвеской. И крутят его по циклу. Правда не совсем понятно как они на 1.6ГГц клоке успевают сменить конфигурацию и прогнать на ней такт вычислений.

Если быть точным - то там и с Altera есть "беженцы" :-) И с AMD и с LSI и т.п.
А вот что-то с российских "кремниевых долин" нет никого.... Видать - не бедствуют. Молодцы :-)

Откуда инфа про Altera, AMD и LSI? Почему вы уверены что там нет ребят из ex-USSR? Я вот во многих местах их видал. Особенно в окресностях Сан-Франциско.