Надежность конфигурирования FPGA Xilinx Опции

[ADA007]

Доброго времени суток, всем любителям ПЛИС. Нужна помощь по теме надежности хранения конфигурационной программы в статической памяти ПЛИС FPGA Xilinx. И, поскольку ПЛИС загружается с внешней флэш, интересует надежность такого рода загрузки и перезагрузки после выключения питания. Тоесть могут ли при чтении флэш памяти произойти сбои, которые приведут к неправильной работе логики. И может ли во время работы в каких-нибудь жестких условиях уменьшится заряд в затворах транзисторов статической памяти так, чтобы это привело к неправильной работе программы. Интересует любая информация, статьи, журналы, книги (но желательно достоверные источники ).

[maugli]

Xilinx provides built-in single event upset (SEU) detection in the Virtex-5 and Extended Spartan-3A families to simplify and improve the system design.
 XAPP864_SEU_Strategies_for_Virtex_5_Devices.pdf ( 458.5 килобайт ) Кол-во скачиваний: 365