реклама на сайте
подробности

 
 
> Надежность конфигурирования FPGA Xilinx
ADA007
сообщение Mar 18 2010, 09:24
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 218
Регистрация: 2-02-09
Из: Харьков
Пользователь №: 44 266



Доброго времени суток, всем любителям ПЛИС. Нужна помощь по теме надежности хранения конфигурационной программы в статической памяти ПЛИС FPGA Xilinx. И, поскольку ПЛИС загружается с внешней флэш, интересует надежность такого рода загрузки и перезагрузки после выключения питания. Тоесть могут ли при чтении флэш памяти произойти сбои, которые приведут к неправильной работе логики. И может ли во время работы в каких-нибудь жестких условиях уменьшится заряд в затворах транзисторов статической памяти так, чтобы это привело к неправильной работе программы. Интересует любая информация, статьи, журналы, книги (но желательно достоверные источники laughing.gif ).
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
ADA007
сообщение Mar 21 2010, 18:39
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 218
Регистрация: 2-02-09
Из: Харьков
Пользователь №: 44 266



Так все-таки...Spartan-ы не пересчитывают CRC статической памяти во время работы??? Или это можно как-то программно организовать? Или как? huh.gif
Или у меня во время работы устройства все погорит к чертям из-за того, что какой-нить триггер начал неправильно работать??? w00t.gif я понимаю что вероятность такого события крайне мала, но вопрос в безопасноти при ее возникновении....
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 1st August 2025 - 20:57
Рейтинг@Mail.ru


Страница сгенерированна за 0.01377 секунд с 7
ELECTRONIX ©2004-2016