Знатокам применения ADF41xx вопрос по минимальной Fref Опции

[Burr Master]

Давно хотел и вот решился замутить PLL+VCO с использованием ADF4111, причем с использованием опорной частоты прикидочно в пределах 200-800 кгц. Такая низкая, ибо схема с DDS AD9835 ее будет генерить и перестраивать.
Эти микросхемы у меня есть, а вообще в нашей деревне современную комплектацию достать трудно.
Вот в чем узкое место, - по паспорту опорная частота ADF4111 лежит в пределах 5-104 мгц, но намекается, что может быть и более низкой, но:
For f < 5 MHz, ensure SR > 100 V/µs .
Т.е. к примеру, если я ставлю на выходе схемы DDS одногейтовый триггер Шмитта, к примеру серии 74LVC, а его выход соединяю со входом Fref ADF4111, то АДФка сможет корректно работать на опорной частоте порядка 200-800 кгц?...

[VCO]

Т.е. к примеру, если я ставлю на выходе схемы DDS одногейтовый триггер Шмитта, к примеру серии 74LVC, а его выход соединяю со входом Fref ADF4111, то АДФка сможет корректно работать на опорной частоте порядка 200-800 кгц?...

Чо-то я не понял, на фига тут Триггер Шмитта - хочешь угробить весь процесс, создаваемый DDS? Здесь для минимального джиттера приемлем либо компаратор с минимальным гистерезисом, либо высококачественный операционник, возможно, в режиме насыщения-ограничения. Тогда вытащишь хороший джиттер (дрожание) фронтов?
А так, на первый взгляд, всю тему можно сливать в топку (off topic )!