Цитата
на единицу умножаете и триггер на выход. 18 канальный сквозной буфер %)
Да это понятно, просто любой переход через DSP блок на высокой частоте дает задержку в один такт, чего не хочется.
Цитата
The MLABs are optimized to implement filter delay lines, small FIFO buffers, and shift registers with maximum performance of 600-MHz clock speeds
О, вот это уже круто! Спасибо.
Stratix V
Apr 20 2010, 07:00
