xilinx jtag, много устройств в цепочке Опции

[rv3dll(lex)]

есть проблема

в одной цепи житаг соединены до 48 одинаковых плат. на каждой плате 2 житаг устройства virtex4 и xcf08p и того под сотню устройств в одной цепочке. усилители параллельных сигналов житаг сделаны на цплдшках.

до 16 плат ещё както работает раз с 10 можно умудриться прошить все пзу. после 16 вообще ничего не работает.

кто-нить вообще помногу соединял?

[dvladim]

Нужно вылизывать TCK. Звон на остальных линиях JTAG-а не мешает.

И TRST, если подключен. TMS - нет.

[rv3dll(lex)]

насчёт звезды не понятно как это влияет.

кстати кончик из схемы 3.3 вольта, который нужен для питания выходных каскадов жтаг имеет фильтр внутри???

и ещё насчёт длины провода вы не поняли. длина usb кабеля влияет на работу.

[yuri_d]

насчёт звезды не понятно как это влияет.

Посмотрите рекомендации из Virtex-4 FPGA Configuration User Guide UG071 для CCLK. Помоделируйте в каком нибудь симуляторе. Например в том же HyperLinx.

На пальцах это так: Предполагаю, что используется XC95xxXL в режиме VIO=2.5В. Типичное волновое опротивление дорожки от 50 до 100 Ом. Пусть будет 80. Тогда при соединении звездой с 4 лучами имеет нагрузку на выходе драйвера CPLD в 20 Ом. Используя IBIS модель получаем для фронта сигнала перепад 0В -> 0.64В и для спада имеем 2.5В -> 1.35В. Ни в том, ни в другом случае сигнал не перешел из одного логического состояния в другое. Сам переход будет проходить долго и мучительно. Сигнал будет отражаться от конца линии, бежать обратно, снова отражаться, и так далее пока не достигнет конечного уровня. Длина лучей у звезды разная, значит приходить отраженные сигналы будут в разные моменты времени. В результате будем иметь не монотонное изменение сигнала, что может быть воспринято входной частью Virtex4 как несколько тактовых импульсов.